利用FIFO的高速数据采集系统设计毕业论文(35页).doc

-利用FIFO的高速数据采集系统设计毕业论文-第 27 页毕业设计说明书利用FIFO的高速数据采集系统设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期： 年 月 日导师签名： 日期： 年 月 日利用FIFO的高速数据采集系统设计摘要高速数据采集存储技术在通信、航天、气象等领域中有广泛的应用。随着各领域的不断发展，对数据采集的速率及容量要求越来越高。高速数据采集主要包括数据接收与存储、串口总线应用、程序驱动等，实时、高速、连续、大量地采集存储数据。寻找一种使用方便的A/D转换器件，通过简单FIFO电路在单片机的控制下得到性能优良的高速数据采集系统，是本次设计的目标。本文介绍了本项研究目标与总体现状，在国民经济中的实用价值。正文部分给出了系统设计中利用单片机控制下的FIFO电路的必要的理论分析及实验装置。最后总结了本次的设计工作，指出进一步研究的方向。【关键词】：高速数据采集，A/D转换，FIFO，单片机High-speed Data Acquisition & Storage System using FIFOAbstractHigh-speed data acquisition & storage systems is widely used in many fields such as communication，navigation and meteorologyAs the developing of the science technology in many fields，data storage systems of high-speed and large capacity have been increasingly focusedHigh-speed data acquisition & storage systems involves lots of key technologies such as data acquisition and storage，computer bus application and driver programming，with many critical issues such as high-speed，real-time, large capacity and continuationDesigning a high performance high-speed data acquisition system using A/D conversion chip and easy FIFO-circuit under control of a microcontroller is the target of this designThe purpose , the situation of current data acquisition field , and its value in our social economy is discussedIn the main passage, the necessary way by using a FIFO with a microcontroller to analysis and testing is given. The general work of this paper is summarized, and the further research direction is pointed out at last【Keywords】：High-speed data acquisition & storage，A/D conversion，FIFO，microcontroller目 录1 引言11.1 研究背景与意义11.2 研究与发展现状22 设计原理与基本思想32.1 硬件原理32.2 软件原理43 模数转换模块设计53.1 ADC简介53.2 ADC的分类53.3 ADC的主要技术指标63.4 采样原理73.4.1 Nyquist 采样定理73.4.2 带通采样定理73.5 ADC的选型83.5.1 选型参数93.5.2 选择ADC93.6 高速AD转换器TLC5510103.6.1 概述103.6.2 引脚说明103.6.3 内部结构123.6.4 工作过程123.6.5 外围电路144 FIFO缓冲模块设计174.1 FIFO存储器简介174.2 FIFO的选型174.2.1 FIFO的一些重要参数184.2.2 选择型号184.3 FIFO存储器AL422B184.3.1 概述184.3.2 引脚说明194.3.3 使用方法204.3.4 应用范围254.4.5 注意事项254.4.6 接口电路255 串口模块设计285.1 串行通信基本知识285.1.1 异步通信285.1.2 MCS-51串行口的结构285.2 89C51串行口的4种工作方式295.2.1 4种工作方式295.2.2 波特率的设定315.3 89C51与PC机间通信325.3.1 MAX232芯片简介325.3.2 MAX232接口电路336 软件模块设计356.1 TLC5510程序设计356.2 AL422B程序设计356.3 串口程序设计367 实验及其结果377.1 硬件系统连接377.2 实验调试过程397.2.1 TLC5510模块实验407.2.2 AL422B模块实验417.3 系统实验结果438 结论45附录1 系统C语言程序46参考文献50致谢511 引言1.1 研究背景与意义随着计算机的广泛应用及微电子学的高速发展，数字系统已广泛应用于国民经济、国防建设与科学实践等各个领域。与模拟系统相比，数字系统精度高、稳定性好，但是只能处理离散数字信号。而大部分传感器输出的仍是电压、电流等模拟信号，因而需要将其转换为便于处理、存储的数字信号。数据采集系统便应运而生。数据采集是指将温度、压力、位移、流量等模拟信号转换、采集成数字信号后，由计算机存储、处理、显示的过程。相应的系统就称为数据采集系统。数据采集技术是当今信息科学一个重要的分支，它与接感器技术、信号处理技术、计算机技术共同构成了现代检测技术的基础。它在信号处理系统中也占有着重要地位，它是联系着前端与后端的桥梁，数据采集摸块的精度、稳定性及速度将会直接影响到整个系绞的性能。所以数据采集系统主要任务具体说是，采集传感器输出的模拟号并转换成计算机能识别的数字量，送入计算机，根据不同需要而由计算机进行相应计算与处理，得到所需的数据，同时将得到的数据显示或进行打印，以实现对某些物理量的监视。随着科技与信息技术不断发展，使得信息的采集、传输及存储的速度不断提高，存储的容量不断增大。在气象、雷达、天气预报、航天航空和通信等多个领域，都要求的数据存储的实时性强、速率高、稳定性好，所以高速大容量数据存储系统前景广阔。目前的数据存储系统多数还是只是基于传统PC结构，而这种结构在存储容量的扩展性、存储的速度、可靠性、容错性方面都还有很大的不足。对于许多的行业，传统的设备已经无法满足需求。而一些高端领域中基于服务器的磁盘阵列等等的数据存储，主要应用在电信、金融等民用领域，存储的速率虽然较高，价格却也是极其高昂的。1.2 研究与发展现状现在常用的采集方式是通过数据采集板卡实现数据采集，该实现方法通常适用于规模较复杂的采样控制场合。对于一般的场合通常采用功能比较单一的仪器设备，即时采集显示，再通过经验或做数字信号处理进行分析。采用板卡方式的数据采集系统不仅安装麻烦、易受机箱内环境的干扰，而且容易受计算机插槽数量和地址、中断资源的限制。这些采集系统，一般结构比较复杂，成本较高。数据采集卡发展到现在，已经在速度和接口方式上有了很大的改进，市场上速度已经突破了500MHz，接口方式也已拓展到ISA、PCI、USB、PXI等多种接口。目前国内市场主要由国外公司主导，高速采集卡方面尤为如此。市场上的此类产品多出自NEFF、IOTECH、IN、HP、TEK、ZONIC和VMIC等知名外国公司。国内公司的产品与国外的有很大差距。目前在工业生产和科学研究的各行业中，绝大多数还是利用PC或工控机对各种数据进行采集，如液位、温度、压力、频率等。其中一般都采用单片机，而单片机已从4位、8位、16位在向32位发展，对大多数场合来说已经能满足要求了，因为单片机也有许多优点，如价格比较低廉、结构简单、接口扩展能力强，但有个很明显的缺点就是数字运算能力差，在一些要求对信号的数字处理比较复杂的领域，就显得力不从心了。2 设计原理与基本思想2.1 硬件原理目前数据采集系统结构有两种：微机型数据采集系统和集散型数据采集系统。微机型数据采集系统系统结构框图如图2-1所示。由图知，主要由传感器、模拟多路开关、程控放大器、采样/保持器、A/D转换器、计算机及外设等部分组成：图2-1 微机型计算机数据采集框图本次毕业设计的任务与要求是利用单片机与缓存FIFO实现高速数据采集，且数据采集速率不低于100KBS，属于微机型数据采集系统。由上图的原理可知，一个数据采集系统必须拥有的模块，就是模数转换模块、数据传输模块、数据存储模块及控制电路部分。而对于一个高速数据的采集，则对采集系统的性能提出了更高的要求。首先，模数转换模块必须要适应高速输入下的实时转换，采样速率要高，转换速率要快，并且要有工作在高频信号中的抗干扰能力；其次，为解决普通非易性存储器的写入速率低与数据采样速率高的不匹配问题，需要在两者之间加入一个容量足够大的缓冲装置，此缓冲装置要求能以高速率不断写入，并以可控制的速率写出，自身容量足以使采集的信号完整而不失真。综合本次毕业设计给出的要求，和上述基本原理框架，则可设计出本人的原理结构如图2-2：图2-2 原理框图2.2 软件原理由于要使用单片机的控制信息来维持系统的正常运行，所以对单片机的编程成了软件部分设计的主要工作内容。在Keil中使用C语言编写程序，通过编译后产生.HEX文件，再通过STC_ISP软件下载到单片机中，使单片机随固定的程序运行，发挥信号控制作用。系统使用单片机实现对高速ADC的工作及FIFO的读写进行时序控制，为了演示信号，有单片机直接将FIFO中数据一边读取，一边通过串口直接传送至PC，通过PC端串口调试助手软件的人机界面显示数据，并存入指定位置的.TXT文件中。3 模数转换模块设计模数转换模块，是数据采集系统的基础与前提部分。正是有了模数转换部分，形形色色的模拟量世界才能得以变成在工业上机器（计算机）所能识别的数字量，也正是如此，当今日新月异的电子科学才有了在生活中的广泛应用。模数转换模块的设计，主要就是模数转换器，即ADC芯片的选用与设计。3.1 ADC简介模数转换过程包括量化和编码。量化是将模拟信号量程分成许多离散量级，并确定输入信号所属的量级。编码是对每一量级分配唯一的数字码，并确定与输入信号相对应的代码。模数转换的方法很多，从转换原理来分可分为直接法和间接法两大类。直接法是直接将电压转换成数字量。它用数模网络输出的一套基准电压，从高位起逐位与被测电压反复比较，直到二者达到或接近平衡。这种直接逐位比较型（又称反馈比较型）转换器是一种高速的数模转换电路，转换精度很高，但对干扰的抑制能力较差，常用提高数据放大器性能的方法来弥补。它在计算机接口电路中用得最普遍。间接法不将电压直接转换成数字，而是首先转换成某一中间量,再由中间量转换成数字。常用的有电压-时间间隔(V/T)型和电压-频率(V/F)型两种，其中电压-时间间隔型中的双斜率法（又称双积分法）用得较为普遍。3.2 ADC的分类下面简要介绍常用的几种类型的ADC：（1） 积分型（如TLC7135）（2） 逐次比较型（如TLC0831）（3） 并行比较型/串并行比较型（如TLC5510）并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称Flash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为 Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级型AD，而从转换时序角度 又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。（4） -调制型（如AD7705）（5） 电容阵列逐次比较型 （如AD7641）（6） 压频变换型（如AD650）3.3 ADC的主要技术指标（1）分辩率(Resolution) 指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。分辩率又称精度，通常以数字信号的位数来表示。（2）转换速率(Conversion Rate) 指完成一次从模拟转换到数字的AD转换所需的时间的倒数。（3）量化误差(Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。（4）偏移误差(Offset Error) 输入信号为零时输出信号不为零的值，可外接电位器调至最小。（5）满刻度误差(Full Scale Error) 满度输出时对应的输入信号与理想输入信号值之差。（6）线性度(Linearity) 实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。其他指标还有：绝对精度(Absolute Accuracy)，相对精度(Relative Accuracy)，微分非线性，单调性和无错码，总谐波失真（Total Harmonic Distotortion缩写THD）和积分非线性。3.4 采样原理3.4.1 Nyquist 采样定理Nyquist采样定理，也即低通信号采样定理，是最基本的信号采样理论。设有一个频率带限信号x(t)，其频带限制在(0,fn)内，如果以不小于fs=2fn的采样速率对x(t)进行等间隔的采样，得到时间离散的采样信号x(n)=x(nTs)(其中Ts=1/fs,称为采样间隔)，则原信号x(t)将被所得到的采样值x(n)完全地确定。由上述Nyquist采样定理可知，如果以不低于信号最高频率两倍的采样速率对带限信号进行采样，那么所得到的离散采样值就能准确的确定原信号。即只要满足：ws2wh 或 fs2fh由上式可以看出，当fs2fh时，定理适用，但是fs<2fh就不合适了，实际场合中的被采样信号越来越高，而采样率是有限的，为正确采样，此时用到如下定理。3.4.2 带通采样定理带通采样定理，对一个频带内的信号采样。设有一个频率带限信号x(t)，其频带限制在(fl,fh)内，如果其采样速率fs满足：式中，n取能满足fs2(fh-fl)的最大正整数(0，1，2，3，)，则用fs进行等间隔采样所得到的信号采样值x(nTs)能准确的确定原信号x(t)。上式用带通信号的中心频率f0和频带宽度B也可表示为：式中，n是能满足fs2B(B为频带宽度)的最大正整数。当频带宽度B一定时，为了能用最低采样速率即两倍频带宽度速率(fs=2B)对带通信号进行采样，带通信号的中心频率和频带宽度满足下列关系式：也即信号的最高(或最低)频率是带宽的整数倍，其频谱图如下图3-1所示：图3-1 带通信号的频谱如图(b)所示(图中只画出了正频率部分，负频率部分是对称的)。也就是说位于图(b)任何一个中心频率为f0n (n=0，1，2，3，)带宽为B的带通信号均可以用同样的采样频率fs=2B对信号进行采样，这些采样均能表示位于不同频段(中心频率不同)的原信号x0(t)，x1(t)，x2(t)3.5 ADC的选型A/D转换器的选择是至关重要的。根据参数所选择的A/D转换器应能确保模拟信号在数字位流中被准确地表示，并提供一个具有任何必需的数字信号处理功能的平滑接口，这一点很重要。3.5.1 选型参数对终端系统要求的清晰了解将简化A/D转换器的选择过程。在某些场合，它可以把所需考虑的选择参数限制为屈指可数的几个。在选择高速A/D转换器时，设计师必须考虑下面几个因素： 终端系统的要求 成本 分辨率或精度 速度 性能速度与分辨率的关系：（1）目前的高速A/D最初是按速度和分辨率进行分类的。转换器的速度是指A/D能够进行转换的取样速率或每秒的取样数量。对于高速A/D来说，速度以百万取样每秒(Msps)为计量单位。（2）分辨率是指转换器能够复制的位数精度：分辨率越高，则结果越精确。分辨率以位来计量。目前市场上的高速A/D的分辨率为816位，速度为24Gsps。速度和分辨率始终是一对矛盾。分辨率的增加通常会导致可实现速度的降低。一旦确定了合适的速度/分辨率组合，设计师仍然能够从市场上的几百种A/D中选出最合适的一个。对终端应用更为深入的了解将揭示对附加性能的要求。用于评定高速A/D的最常用性能参数如下： 信噪比（SNR） 信号与噪声加失真之和之比（SINAD） 无寄生动态范围（SFDR） 差分线性误差（DNL或DLE） 积分线性误差（INL或ILE） 有效位数（ENOB） 增益误差 功耗3.5.2 选择ADC综上所述，在本次设计中，本人选择的高速ADC为TLC5510。下面将详细介绍TLC5510的性能与使用方法。3.6 高速AD转换器TLC55103.6.1 概述TLC5510是美国TI公司生产的新型模数转换器件（ADC），它是一种采用CMOS工艺制造的8位高阻抗并行A/D芯片，能提供的最小采样率为20MSPS。由于TLC5510采用了半闪速结构及CMOS工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时能够保持较低的功耗。在推荐工作条件下，TLC5510的功耗仅为130mW。由于TLC5510不仅具有高速的AD转换功能，而且还带有内部采样保持电路，从而大大简化了外围电路的设计；同时，由于其内部带有了标准分压电阻，因而可以从+5V的电源获得2V满刻度的基准电压。TLC5510可应用于数字TV、医学图像、视频会议、高速数据转换以及QAM解调器等方面。3.6.2 引脚说明TLC5510为24引脚，PSOP表贴封装形式（NS）。其引脚排列如图3-2所示 ，各引脚功能如下（图3-3）：AGND：模拟信号地；ANALOGIN：模拟信号输入端；CLK：时钟输入端；DGND：数字信号地；D1D8：数据输出端口。D1为数据最低位，D8为最高位；/OE：输出使能端。当OE为低时，D1D8数据有效，当OE为高时，D1D8为高阻抗；VDDA：模拟电路工作电源；VDDD：数字电路工作电源；REFTS：内部参考电压引出端之一，当使用内部电压分压器产生额定的2V基准电压时，此端短路至REFT端；REFT：参考电压引出端之二；REFB：参考电压引出端之三；REFBS：内部参考电压引出端之四，当使用内部电压基准器产生额定的2V基准电压时，此端短路至REFB端。图3-2 TLC5510引脚排列图3-3 TLC5510引脚功能3.6.3 内部结构TLC5510的内部结构如图3-4所示，由图中可以看出：TLC5510模数转换器内含时钟发生器、内部基准电压分压器、1套高4位采样比较器、编码器、锁存器、2套低4位采样比较器、编码器和1个低4位锁存器等电路。TLC5510的外部时钟信号CLK通过其内部的时钟发生器可产生3路内部时钟，以驱动3组采样比较器 。基准电压分压器则可用来为这3组比较器提供基准电压。输出A/D信号的高4位由高4位编码器直接提供，而低4位的采样数据则由两个低4位的编码器交替提供。图3-4 TLC5510内部结构框图3.6.4 工作过程TLC5510的工作时序见图3-5。时钟信号CLK在每一个下降沿采集模拟输入信号。第N次采集的数据经过2.5个时钟周期的延迟之后，将送到内部数据总线上。在工作时序的控制下，当第一个时钟周期的下降沿到来时， 模拟输入电压将被采样到高比较器块和低比较器块，高比较器块在第二个时钟周期的上升沿最后确定高位数据，同时，低基准电压产生与高位数据相应的电压。低比较块在第三个时钟周期的上升沿的最后确定低位数据。高位数据和低位数据在第四个时钟周期的上升沿进行组合，这样，第N次采集的数据经过2.5个时钟周期的延迟之后，便可送到内部数据总线上。此时如果输出使能OE有效，则数据便可被送至8位数据总线上。由于CLK的最大周期为50ns，因此，TLC5510模数转换器的最小采样速率可以达到20MSPS。图3-5 TLC5510读写时序3.6.5 外围电路其说明书中给出的标配应用外围电路如下图3-6：图3-6 TLC5510标准外围电路在实际应用中，接口电路会根据实际情况作相应的改变与调整，以适应工作环境与目标的要求。TLC5510可使用外部和内部两种基准电压连接方法。其中外部基准电压从引脚REFT和REFB接入，并应满足：VREFB+2VVREFVDDA0VREFBVREFB-2V2VVREFT-VREFB5V对于从零电平开始的正极性模拟输入电压，REFB应当连接到模拟地AGND。VREFT的范围为2V5V。如果要简化电路，可利用TLC5510的内部分压电阻从模拟电源电压VDDA上取得基准电压。在此设计中，选用TLC5510的内部基准方式，同时，将REFBS端与AGND，而将REFTS与VDDA端相连，同时将REFBS短接至REFB端，REFTS短接至REFT端来获得2V基准电压，如图3-7：图3-7 TLC5510使用内部基准综合上述，在本人的系统设计中，在5V供电系统中也将使用TLC5510的内部基准，并将其外围接口电路设计为如下图3-8：图3-8 TLC5510外围接口电路磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS等）都需要在电源输入部分加磁珠。图中的FB1FB3为高频磁珠，模拟供电电源AVDD经FB1FB3为三部分模拟电路提供工作电流，以获得更好的高频去耦效果。C1C7为7个0.1uF的瓷片电容，C8C14为7个4.7uF的电解电容，它们的作用都是尽可能地消除干扰信号。在对TLC5510的设计应用中，有以下需要引起足够注意：（1）为了减少系统噪声，外部模拟和数字电路应当分离，并应尽可能屏蔽。（2）因为TLC5510芯片的AGND和DGND在内部没有连接，所以，这些引脚需要在外部进行连接。为了使拾取到的噪声最小，最好把隔开的双绞线电缆用于电源线。同时，在印制电路板布局上还应当使用模拟和数字地平面。（3）VDDA至AGND和VDDD至DGND之间应当分别用1uF电容去耦，推荐使用陶瓷电容器。对于模拟和数字地，为了保证无固态噪声的接地连接，试验时应当小心。（4）VDDA、AGND以及ANALOGIN引脚应当与高频引脚CLK和D0D7隔离开。在接电路时，AGND的走线应当尽可能地放在ANALOGIN走线的两侧以供屏蔽之用。（5）为了保证TLC5510的工作性能，系统电源最好不要采用开关电源。4 FIFO缓冲模块设计缓冲模块，是整个系统中的核心模块，它是系统的中枢部分。利用缓冲是整个高速数据采集系统设计的基本依据思想。由于微电子技术的飞速发展，新一代FIFO芯片容量越来越大，体积越来越小，价格越来越便宜。作为一种新型大规模集成电路，FIFO芯片以其灵活、方便、高效的特性，逐渐在高速数据采集、高速数据处理、高速数据传输以及多机处理系统中作为缓冲器件得到越来越广泛的应用。4.1 FIFO存储器简介FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，没有外部读写地址线，但只能顺序写入、读出数据，其内部读写指针自动加1，不能决定读取或写入某个指定的地址。FIFO一般用于不同时钟域之间的数据传输。对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的FIFO是由寄存器阵列构成的，零导向传输结构的FIFO是由具有读和写地址指针的双口RAM构成，如图4-1：图4-1 FIFO框图4.2 FIFO的选型4.2.1 FIFO的一些重要参数FIFO的宽度：THE WIDTH，指的是FIFO一次读写操作的数据位。FIFO的深度：THE DEEPTH，指的是FIFO可以存储多少个N位的数据（如果宽度为N）。满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。读时钟：读操作所遵循的时钟，在每个时钟沿来临时读数据。写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据。读指针：指向下一个读出地址。读完后自动加1。写指针：指向下一个要写入的地址的，写完自动加1。读写指针其实就是读写的地址，只不过这个地址不能任意选择，而是连续的。4.2.2 选择型号根据FIFO的一些重要参数，及本次设计的目标要求，现选择芯片型号为AL422B，作为数据缓冲模块的FIFO器件。以下详细介绍这一芯片。4.3 FIFO存储器AL422BAL422B是一种视频帧存储器，存储容量为384k×8bits，存储器结构为先进先出（FIFO），其接口非常简单。下面来介绍它的性能特点及应用领域。4.3.1 概述AL422B是由AverLogic公司推出的存储容量为3Mbits的视频帧存储器，由于目前1帧图像信息通常包含640×480或720×480个字节， 而市面上很多视频存储器由于容量有限只能存储1场图像信息，无法存储1帧图像信息。AL422B由于容量很大，可存储1帧图像的完整信息，其工作频率达50MHz。该芯片的主要特点如下：（1） 存储体为384k×8bits FIFO。（2） 支持VGA，CCIR，NTSC，PAL和HDTV分辨率。（3）独立的读/写操作（可接受不同的I/O数据率）。（4）高速异步串行存取。（5）读写时钟周期为20ns。（6）存取时间为15ns。（7）内部DRAM自行刷新数据。（8）输出使能控制。（9）工作电压可为5V或3.3V。（10）标准28脚SOP封装。4.3.2 引脚说明其SOP封装的28引脚在芯片上排列方式如下图4-2：图4-2 AL422B引脚排列其各引脚功能如下图4-3：图4-3 AL422B引脚功能4.3.3 使用方法（1） 初始化：上电后，分别给/WRST和/RRST各0.1ms的初始化脉冲，使AL422B初始化。（2） 复位操作：通常，复位信号可在任何时候给出而不应考虑/WE,/RE及/OE的状态， 但是它们仍然要参照时钟信号的输入情况，使它们满足建立时间和保持时间的要求。如果在禁止时钟周期内给出复位信号，必须要等到允许周期到来后才会执行复位操作。当/WRST和/RRST均为低电平时，数据的输入和输出均从地址0开始。（3） 写操作：当/WE为低电平时，在WCK信号的上升沿，数据通过DI7DI0写入到写寄存器，参照WCK的输入周期，写入的数据须满足建立时间和保持时间的要求。当/WE为高电平时，写操作被禁止，写地址指针停在当前位置上；当/WE再次变为低电平时，写地址指针从当前位置开始。（4） 读操作：当/RE和/OE均为低电平时，在RCK信号的上升沿，数据由DI7DI0输出。当/RE为高电平时，读地址指针停在当前位置上；当/RE再次变为低电平时，读地址指针从当前位置开始。执行读操作时，/OE须为低电平，如/OE为高电平，则数据输出端均为高阻态，且读地址指针仍然同步加1。/RE和/OE须参照RCK的输入周期，满足建立时间和保持时间的要求。（5） 由于其所有的寻址、刷新等操作都由集成在芯片内部的控制系统完成，内部功能框图如图4-4：图4-4 AL422B内部功能框图（6） AL422B的工作时序图：各时序如下图4-5至图4-11：图4-5 AL422B时序图，/WRST图4-6 AL422B时序图，/RRST图4-7 AL422B时序图，/RE图4-8 AL422B时序图，/OE图4-9 AL422B时序图，/WE图4-10 AL422B时序图，/RE，/RRST图4-11 AL422B时序图，/WE，/WRST4.3.4 应用范围AL422B的应用非常广泛，主要有以下几个方面：（1）多媒体系统；（2）视频捕获系统；（3）视频编辑系统；（4）扫描率转换器；（5）电视画中画；（6）时基校正；（7）帧同步器；（8）硬盘录像机；（9）通信系统中的缓冲器；（10）多画面处理器。4.4.5 注意事项以上介绍了视频帧存储器AL422B的性能特点及应用情况。其实微处理器和AL422B的接口很简单，通过编写软件，提供相应的控制信号，便可将数字信号写入AL422B暂存，在需要时再读出。使用该芯片时，必须注意以下两点：（1） 建议在任何时候保持WCK和RCK的频率至少为1MHz，WCK和RCK中频率较高者将作为内部DRAM的刷新时钟信号，因而WCK和RCK信号必须始终有；当需要无规则的I/O操作时，可利用/WE或/RE来控制数据的读写。（2）在/RRST信号的上升沿，/RE必须为高电平，不能为低电平。4.4.6 接口电路（1） 数据输出端DO0DO7的外部负载电路如下图4-12：图4-12 AL422B的DO端外载（2） 供电端口VDD、DEC的接口电路，在5V配置工作电压及3.3V配置工作电压下的外接负载分别如下图4-13和图4-14：图4-13 AL422B供电端外载，5V电源图4-14 AL422B供电端外载，3.3V电源（3） 整体参考接口电路如下图4-15：图4-15 AL422B参考接口电路（4） 由于本系统采用5V供电方式，所以供电端采用图4-8-1接口方式；芯片上/WRST，/RRST，/WE，/OE，/RE端均由单片机控制，读、写时钟不同步。5 串口模块设计在本设计中，之所以需要串口模块，只是为了将FIFO模块中缓冲存储的数据，通过单片机与PC机的串口传送给PC，在显示器上用软件显示十六进制的数据，并写入电脑硬盘（电脑上的一个.TXT文件）中。5.1 串行通信基本知识5.1.1 异步通信串行通信有两种基本通信方式：异步通信和同步通信。在异步通信中，数据是一帧一帧（包括一个字符代码或一字节数据）传送的，每帧都有完整的数据格式，如下图5-1：图5-1 异步通信方式5.1.2 MCS-51串行口的结构MCS-51有一个可编程的全双工串行通信接口，可作为通用异步收发器UART，也可作为同步移位寄存器。它的帧格式有8位、10位和11位，可以设置为固定波特率和可变波特率，给使用者带来很大的灵活性。89C51通过引脚RXD（P3.0,串行数据接收端）和引脚TXD（P3.1,串行数据发送端）与外界进行通信。其内部结构如下图5-2所示，有两个物理上独立的接收、发送缓冲器SBUF，它们占用同一地址99H，可同时发送、接收数据。发送缓冲器只能写入不能读出，接收缓冲器只能读出不能写入：图5-2 串行口内部结构示意简图89C51串行口是可编程接口，对它初始化编程只用两个控制字分别写入特殊功能寄存器SCON（98H，如下图5-3所示）和电源控制寄存器PCON（87H）即可。图5-3 串行口控制寄存器SCON5.2 89C51串行口的4种工作方式5.2.1 4种工作方式根据需要，89C51串行口可以设置4种工作方式，可有8、10、11位帧格式，方式的选择由SM0、SM1实现。现简要介绍下要用到的工作方式1：串行口方