电子科技大学2007半导体物理期末考试试卷试题答案(7页).doc

-电子科技大学2007半导体物理期末考试试卷试题答案-第 7 页电子科技大学二零零 六 至二零零 七 学年第 一 学期期 末 考试 半导体物理 课程考试题 卷 （ 120分钟） 考试形式： 闭卷 考试日期 200 7年 1 月 14日注：1、本试卷满分70分，平时成绩满分15分，实验成绩满分15分；2.、本课程总成绩=试卷分数+平时成绩+实验成绩。课程成绩构成：平时 分， 期中 分， 实验 分， 期末 分一二三四五六七八九十合计一、选择填空（含多选题）（2×20=40分）1、锗的晶格结构和能带结构分别是（ C ）。A. 金刚石型和直接禁带型 B. 闪锌矿型和直接禁带型C. 金刚石型和间接禁带型 D. 闪锌矿型和间接禁带型2、简并半导体是指（ A ）的半导体。A、(EC-EF)或(EF-EV)0 B、(EC-EF)或(EF-EV)0C、能使用玻耳兹曼近似计算载流子浓度D、导带底和价带顶能容纳多个状态相同的电子3、在某半导体掺入硼的浓度为1014cm-3, 磷为1015 cm-3，则该半导体为（B）半导体；其有效杂质浓度约为（ E ）。A. 本征， B. n型， C. p型， D. ×1015cm-3, E. 9×1014cm-34、 当半导体材料处于热平衡时，其电子浓度与空穴浓度的乘积为（ B ），并且该乘积和（E、F ）有关，而与（ C、D ）无关。A、变化量； B、常数； C、杂质浓度； D、杂质类型； E、禁带宽度； F、温度5、在一定温度下，对一非简并n型半导体材料，减少掺杂浓度，会使得（ C ）靠近中间能级Ei； 如果增加掺杂浓度，有可能使得（ C ）进入（ A ），实现重掺杂成为简并半导体。A、Ec； B、Ev； C、EF； D、Eg； E、Ei。67、如果温度升高，半导体中的电离杂质散射概率和晶格振动散射概率的变化分别是（C）。A、变大，变大 B、变小，变小C、变小，变大 D、变大，变小8、最有效的复合中心能级的位置在（D ）附近，最有利于陷阱作用的能级位置位于（C ）附近，并且常见的是（ E ）陷阱。A、EA； B、EB； C、EF； D、Ei； E、少子； F、多子。9、一块半导体寿命=15µs，光照在材料中会产生非平衡载流子，光照突然停止30µs后，其中非平衡载流子将衰减到原来的（ C ）。A、1/4 B、1/e C、1/e2 D、1/210、半导体中载流子的扩散系数决定于该材料中的（ A ）。A、散射机构； B 、复合机构；C、杂质浓度梯度； C、表面复合速度。11、下图是金属和n型半导体接触能带图，图中半导体靠近金属的表面形成了（D ）。A、n型阻挡层 B、p型阻挡层 C、p型反阻挡层 D、n型反阻挡层12、欧姆接触是指（ D ）的金属半导体接触。A、Wms=0 B、Wms0C、Wms0 D、阻值较小并且有对称而线性的伏安特性13、MOS器件中SiO2层中的固定表面电荷主要是（ B ），它能引起半导体表面层中的能带（ C ）弯曲,要恢复平带，必须在金属与半导体间加（ F ）。A钠离子； B硅离子.；C.向下；D.向上；E. 正电压；F. 负电压二、证明题：（8分）由金属SiO2P型硅组成的MOS结构，当外加的电压使得半导体表面载流子浓度ns 与内部多数载流子浓度Pp0相等时作为临界强反型层条件，试证明：此时半导体的表面势为：证明：设半导体的表面势为VS，则表面的电子浓度为： （2分）当ns=pp0时，有： （1分） （1分）另外： （2分）比较上面两个式子，可知VS=2VB饱和电离时，Pp0=NA,即： （1分）故： （1分）三、简答题（32分）1、 解释什么是Schottky接触和欧姆接触，并画出它们相应的I-V曲线？（8分）答：金属与中、低掺杂的半导体材料接触，在半导体表面形成多子的势垒即阻挡层，其厚度并随加在金属上的电压改变而变化，这样的金属和半导体的接触称为Schottky接触。（2分）金属和中、低掺杂的半导体材料接触，在半导体表面形成多子的势阱即反阻挡层，或金属和重掺杂的半导体接触，半导体表面形成极薄的多子势垒，载流子可以隧穿过该势阱，形成隧穿电流，其电流电压特性满足欧姆定律。（2分）IIVVSchottky 势垒接触的I-V特性 欧姆接触的I-V特性 （2分） （2分）2、 试画出n型半导体构成的理想的MIS结构半导体表面为积累、耗尽、反型时能带图和对应的的电荷分布图？(3×3分9分)解：对n型半导体的理想MIS结构的在不同的栅极电压下，当电压从正向偏置到负电压是，在半导体表面会出现积累、耗尽、反型现象，其对应的能带和电荷分布图如下：EcEvEiEF(a )堆积 xEcEvEiEF(b) 耗尽xx(c)反型 EcEFEiEv3、 试画出中等掺杂的Si的电阻率随温度变化的曲线，并分析解释各段对应的原因和特点（8分）解： CA D BT （2分）电阻率随温度的变化分三个阶段：AB：本征激发可忽略。温度升高，载流子浓度增加，杂质散射导致迁移率也升高，故电阻率随温度T升高下降；（2分）BC：杂质全电离，以晶格振动散射为主。温度升高，载流子浓度基本不变。晶格振动散射导致迁移率下降，故电阻率随温度T升高上升；（2分）CD：本征激发为主。晶格振动散射导致迁移率下降，但载流子浓度升高很快，故电阻率随温度T升高而下降；（2分）4、 试比较半导体中浅能级杂质和深能级杂质对其电学参数的影响，并说明它们在实践中的不同应用。（7分）答：在常温下浅能级杂质可全部电离，可显著地改变载流子的浓度，从而影响半导体材料的电导率。深能级杂质在常温下，较难电离，并且和浅能级杂质相比，掺杂浓度不高，故对载流子的浓度影响不大，但在半导体中可以起有效的复合中心或陷阱作业，对载流子的复合作用很强。（4分）所以，在实际的应用中，通过浅能级杂质调节载流子的浓度、电阻率，改变材料的导电类型；而通过深能级杂质提供有效的复合中心，提高器件的开关速度。（3分）四、计算题 （2×10分）1、设p型硅能带图如下所示，其受主浓度NA=1017/cm3，已知：WAg，WPt，NV=1019/cm3，Eg，硅电子亲和能，试求：（10分）（1）室温下费米能级EF的位置和功函数WS;（2）不计表面态的影响，该p型硅分别与Pt和Ag接触后是否形成阻挡层？（3）若能形成阻挡层，求半导体一边的势垒高度。（已知WAg=4.81eV, WPt=5.36eV, Nv=1019cm-3, Eg=1.12eV, Si的电子亲和能4.05eV）E0ECEVEnWSEFEg解：（1）室温下，杂质全部电离，本征激发可以忽略，则： （1分） （2分） （1分）所以，功函数为： （1分）(2) 不计表面态的影响，对P型硅，当WsWm时，金属中的电子流向半导体，使得表面势Vs0，空穴附加能量为qVs，能带向下弯，形成空穴势垒。故p型硅和Ag接触后半导体表面形成空穴势垒，即空穴的阻挡层；而Wpt=5.36eV大于Ws=5.05eV, 所以p型硅和Pt接触后不能形成阻挡层。 （3分）(3) Ag和p-Si接触后形成的阻挡层的势垒高度为： （2分）5、 一个理想的MOS电容器结构，半导体衬底是掺杂浓度NA=1.5×1015cm-3的p型硅。如氧化层SiO2m时，阈值电压VT为1.1V,问氧化物层的厚度为m时，其VT是多少？（10分）解： （2分） （1分）代入 （1分）可得： （2分）因为： （2分）所以， （1分）故 （1分）朱俊2006-12-28