数字逻辑考试题(37页).doc

-数字逻辑考试题-第 37 页数字逻辑考试题(一)一、填空（每空1分，共17分）1. （1011.11）B=（ ） D=（ ）H2. （16）D=（ ）8421BCD码。3. 三态门的输出有 输出高电平 、输出低电平 、 输出高阻态 三种状态。4. 试举出CMOS三个电路的优点 、 、 。5. 则其对偶式Y为 。6. 的最简式为Y= 。7. 由n位寄存器组成的扭环型移位寄存器可以构成 进制计数器。8. 半导体存储器对存储单元的寻址一般有 和矩阵译码两种方式。9. 一片8K×8位的ROM存储器有 个字，字长为 位。10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。11. 在RS、JK、T和D触发器中， 触发器的逻辑功能最多。12. 设一个包围圈所包围的方格数目为S，消去的变量数目为N，那么S与N的关系式应是 。13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。二、选择（5分）1. 的反函数为 =（ ）。A. B. C. D. 2. 下列哪个元件是CMOS器件（ ）。A. 74S00 B. 74LS00 C. 74HC00 D. 74H003. 十进制数25用8421BCD码表示为（ ）。A. 10101 B.0010 0101 C.100101 D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。A. 正逻辑 B. 负逻辑 C. 正、负逻辑 D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。&&&&ABCYA. B. C. D. 6. 三态门的逻辑值正确是指它有（ ）。A. 1个B. 2个C. 3个D. 4个7. 噪声容限越大，门电路抗干扰能力为（ ）。A. 越弱B. 不变C. 越强D. 不确定8. CMOS传输门（ ）。A. 只能传递数字信号 B. 只能传递模拟信号 C. 不能传递数字信号和模拟信号 D. 既能传递数字信号，又能传递模拟信号9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。A. 在结构上只能由各种门电路组成 B. 电路中不包含记忆（存储）元件 C. 有输入到输出的通路 D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E1=1，）时，地址码A2A1A0=011，则输出为（ ）。A. 11111101B. 10111111C. 11110111D. 11111111三 、简答题（15分，每题5分） 1. 一个n位无符号二进制整数能表示的十进制数范围有多大？表示一个最大2位十进制数至少需要多少二进制数？2. 将下列十进制数分别转换为二进制，并求出相应二进制对应的Gray码。（1）92（2）773. 写出下列十进制数的BCD码。（1）6521（2）489.03四、计算（20分）1. 用代数法化简下列各式（每小题3分）（1） （2） 2. 用卡诺图法化简下式（5分）3. 将下式转换成与 或形式（5分）4. 在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。（4分）四、分析设计（35分）1. 十字路口的路况如下图所示。通道A（含A1和A2）为主干道，当通道A没有车辆行驶，而通道B1或B2有车辆停留或等待时，则该处的车辆可以行驶；当通道A有车时，无论通道B的情况如何，通道A允许通行。试用逻辑门电路设计交通灯控制电路。（15分）2. 设计一个同步5进制加法计数器。（20分）数字逻辑考试题(二)一、填空（20分）1. 逻辑门电路中的基本逻辑关系为 、 、 三种。 2. 电平的高低一般用“1”和“0”两种状态区别，若规定 ， 则称为正逻辑。3. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立的 。4. (A+B)(A+C) = 5. 逻辑函数的表示方法有逻辑状态表、逻辑式、 、 。6. 对于n个输入变量有 个最小项。 7. （13）D=（ ）B=（ ）H=（ ）8421BCD码。8. 若一个存储器的存储单元的地址线线数为10，位线数为32，则此存储器的存储容量为_位。（字数用K表示）9. 按照数据写入方式特点的不同，ROM可分为掩膜ROM， ， 。10. 组合逻辑电路的竞争冒险是指1个门电路有2个输入信号 、由于2个信号达到门坎电平的 不同，在输出端 的现象。11. 一个存储器有地址线A11、A10、A1、A0，共12根，输出数据线有D7、D6、D0，共8根，则该存储器的存储容量为 。二、单项选择题（10分）1. 半导体二极管截止时，外加电压uD为（ ）。    A. <1.4v B. <1v C. <0.7v D. <0.5v2. 如果编码0100表示十进制数4，则此码不可能是（ ）。      A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码3. 用或非门构成基本触发器，发生竞态现象时，RS变化为（ ）。      A. 0011 B. 0110 C. 1100 D. 10014. 构成移位寄存器不能采用的触发器为（ ）。      A. R-S型 B. J-K型 C. 主从型 D. 同步型5. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）。A.0 B.1 C.Q D. 6. 下列触发器中，没有约束条件的是（ ）。A. 基本RS触发器 B. 主从RS触发器 C. 同步RS触发器 D. 边沿D触发器7. 4位集成数值比较器至少应有端口数（ ）个。    A. 18 B. 16 C. 14 D. 128. 以下PLD中，与、或阵列均可编程的是（ ）器件。     A. PROM B. PAL C. PLA D. GAL9. 将十六进制数（4E.C）16转换成十进制数是（ ）。A. （54.12）10B. (54.75)10C. (78.12)10D. (78.75)1010. 同步时序电路和异步时序电路比较，其差异在于后者（ ）。A. 没有触发器 B. 没有统一的时钟脉冲控制C. 没有稳定状态 D. 输出只与内部状态有关三、 用逻辑代数证明下列等式（每小题5分，共10分)(1) (2) 四、化简题,将下列逻辑函数化成最小项。（每小题5分，共10分)（1）（2）五、用卡诺图法化简下列逻辑函数。（每小题5分，共10分)（1）（2）六、设计（40分）1. 用与非门设计一个举重裁判表决电路。举重比赛有3个裁判，其中一个主裁判，两个副裁判。每一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。只有当两个或两个以上裁判判定成功举起，且其中有一个为主裁判时，表示选手成功举起的指示灯才亮。（10分）2. 试用4选1数据选择器产生逻辑函数（15分）七、设计一个代码转换器，输入为4位二进制代码，输出为4位格雷码。（15分）数字逻辑考试题(三)一、填空（每空1分，共20分）1. 二值逻辑中，变量的取值不表示 ，而是指 。2. 三态门电路的输出有1、 和 三种状态。3. 十进制数86的8421BCD码为 ，余3码为 。4. 触发器是下降沿触发，而 触发器是上升沿触发。5. 在数字电路中，三极管主要工作在 、 两种稳定状态6. 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。7. 构成一个模6的同步计数器最少要 个触发器8. (10010111) 8421BCD=( )10=( )2=( )89. 逻辑代数中的三种基本逻辑运算有 、 、 。10. 凡是门输出产生不应有的负尖脉冲称为 冒险。11. T触发器是在cp操作下,具有保持和 功能的触发器。二、选择题（每题1分，共10分）1. 下列四个数中与十进制（163）10不相等的是（ ）。A.（43）16 B.（10100011）2 C.（000101100011）8421BCD D. （1001000011）82. n个变量可以构成（ ）个最小项A. n B. 2n C. 2n D. 2n1 3. 如将TTL与非门作非门使用，则多余输入端应做（ ）处理。A. 全部接高电平 B. 部分接高电平，部分接地C. 全部接地 D. 部分接地，部分悬空4. 逻辑式相等的式子是（ ）。A. B.1+BC C. D. 5. 下列逻辑电路中为时序逻辑电路的是（ ）。 A. 变量译码器 B. 加法器 C. 数码寄存器 D. 数据选择器6.GAL是指（ ）。A. 专用集成电路B. 可编程阵列逻辑C. 通用集成电路D. 通用阵列逻辑7. RAM与ROM二者不同的是（ ）。A. 存储容量 B. 输出位数 C. 读操作 D. 写操作8. 子程序的重载不包括以下（ ）类型的重载。A. 参数类型的重载 B. 参数目的的重载C. 函数返回类型的重载D. 函数名称的重载9. 输入的TTL或非门，在逻辑电路中使用时，其中5个输入端是多余的，多多余的输入端将作（ ）处理A. 接地 B. 悬空 C. 直接连接工作电源 D. 通过一个电阻接工作电源10. 对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ）。A. RS=X0 B. RS=0X C. RS=X1 D. RS=1X三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码。（共10分，每小题5分） （1） 43（2） 127 四、化简题（每题5分，共25分）（1）（2）（3）（4）（5）五、分析下图所示逻辑电路的功能。（10分）六、试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。（10分）七、设计一个将余3码变换成8421BCD码的组合逻辑电路。（10分）数字逻辑考试题(四)一、填空（每空1分，共15分）1. 三态门的输出有 、 、 三种状态。2. 将一个包含16384个基本存储单元的存储电路设计成8位为一个字节的ROM，该ROM有 个地址，有 个数据读出线。3. 由n位寄存器组成的扭环型移位寄存器可以构成 进制计数器。4. 一片8K×8位的ROM存储器有 个字，字长为 位。5. 十进制数86的8421BCD码为 ，余3码为 。6. 一个门电路的输出端所能连接的下一级门电路输入端的个数，称为该门电路的 。 7. 信息位110101的奇校验位为 ，偶校验位为 。8. F=A+B可化简为 。9. 构成一个模6的同步计数器最少要 个触发器。10. (10100.001)2=( )8=( )1611. AB+C+C的最简与或表达式为 。=AB+(+)C=AB+C=AB+C12. 对于共阴极显示器，可以用输出 的七段译码器7448来进行译码驱动。13. 将特定的信息表示成二进制代码的过程称为 。二、选择题（每题1分，共10分）1. 下列各门电路中，（ ）的输出端可直接相连，实现线与。A. 一般TTL与非门 B. 集电极开路TTL与非门C. 一般CMOS与非门 D. 一般的TTL或非门2. 将十六进制数（4E.C）16转换成十进制数是（ ）。A. 54.12）10 B. (54.75)10C. (78.12)10 D. (78.75)103. 标准与或式是由（ ）构成的逻辑表达式。A. 与项相或B. 最小项相或C. 最大项相与D. 或项相与4. 具有直接复位端和置位端D D的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为（ ）。 A. 01 B. 11C. 00 D. 105. 余3码10001000对应的2421码为（ ）。A. 01010101B. 10000101C. 10111011D. 111010116. RAM与ROM二者不同的是（ ）。A. 存储容量 B. 输出位数 C. 读操作 D. 写操作7. 输入的TTL或非门，在逻辑电路中使用时，其中5个输入端是多余的，多多余的输入端将作（ ）处理。A. 接地 B. 悬空 C. 直接连接工作电源 D. 通过一个电阻接工作电源8. 4位集成数值比较器至少应有端口数（ ）个。    A. 18 B. 16 C. 14 D. 129. 以下PLD中，与、或阵列均可编程的是（ ）器件。A. PROM B. PAL C. PLA D. GAL10. 构成移位寄存器不能采用的触发器为（ ）。      A. R-S型 B. J-K型 C. 主从型 D. 同步型三、 用代数法化简下列等式（每题5分，共20分）（1） （2） （3） （4） 四、已知逻辑电路如图4.13示，试分析该电路的逻辑功能。（10分）五、用译码器74138和适当的逻辑门实现函数（10分）六、数据选择器如下图所示，并行输入数据I3I2I1I0=1010，控制端X=0，A1A0的态序为00、01、10、11，试画出输出端L的波形。（10分）七、分析时序电路（20分）数字逻辑考试题(五)一、填空题（共20分）1. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 和 来表示。2. 常用的BCD码有 、 、 等，常用的可靠性代码有 、 等。3. 将十进制数45转换成8421码可得 。4. 同步RS触发器的特性方程为Qn+1=_；约束方程为 。5. 数字电路按照是否有记忆功能通常可分为两类： 、 。6. 当数据选择器的数据输入端的个数为8时，则其地址码选择端应有 位。7. 能将模拟信号转换成数字信号的电路，称为 ；而将能把数字信号转换成模拟信号的电路称为 。8. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。9. 两片中规模集成电路10进制计数器串联后，最大计数容量为 位。二、单项选择题(共 10分，每题1分)1. 对于四位二进制译码器，其相应的输出端共有 。A. 4个B. 16个C. 8个D. 10个2. 要实现,JK 触发器的J、K取值应为 。A. J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=13. 下图所示是 触发器的状态图。A. SRB. DC. TD. T4. 在下列逻辑电路中，不是组合逻辑电路的有 。A. 译码器 B. 编码器 C. 全加器 D. 寄存器5. 欲使D触发器按Qn+1=n工作，应使输入D= 。A. 0 B. 1 C. Q D. 6. 函数F(A,B,C)=AB+BC+AC的最小项表达式为：A. F(A,B,C)=m（0，2，4）B. F(A,B,C)=m（3，5，6，7）C. F(A,B,C)=m（0，2，3，4）D. F(A,B,C)=m（2，4，6，7）7. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A. N B. 2N C. N2 D. 2N8. 随机存取存储器具有 功能。A. 读/写 B. 无读/写 C. 只读 D. 只写9. 只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容 。A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变10. 某计数器的状态转换图如下，其计数的容量为000001010011100101110111A. 八 B. 五 C. 四 D. 三三、化简下列逻辑函数，写出最简与或表达式（共15分）1. 2. ABF3. F见下图四、化简下列逻辑函数，写出最简与或表达式（共10分，每题5分）（1）（2）五、分析作图题(共15分)设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图所示，（1）写出JK触发器的特性方程式；（2）画出输出Q的波形图。六、设计题 (15分)有一水箱由大、小两台水泵ML和MS供水，如图3.1所示，箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路。 七、用VHDL语言设计8位相等比较器。（15分）数字逻辑考试题(六)一、填空题（共30分，每空1分）1. 二进制数A=1011010；B=10111，则A-B=。2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为。3. 四位二进制编码器有个输入端；个输出端。4. 将十进制数287转换成二进制数是；十六进制数是。 ABY1Y2Y35. 根据触发器功能的不同，可将触发器分成四种，分别是触发器、触发器、触发器和触发器。6. 下图所示电路中，Y1 ；Y2 ；Y3 。7. 将BCD码翻译成十个对应输出信号的电路称为，它有个输入端，输出端。8. 在VHDL中主要有两种形式的重载对象，一类是 ，另一类是 。 9. 已知三态与非门输出表达式，则该三态门当控制信号C为电平时，输出为高阻态。二、选择题(共10分，每题1分)1. 下列函数中，是最小项表达式形式的是。 A. Y=A+BC B. Y=ABC+ACD C. D. 2. 要实现,JK触发器的J、K取值应为。A. J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 数值(375)10与下列哪个数相等。A. (111011101)2 B. (567)8 C. (11101110)BCD D. (1F5)16 4. 属于组合逻辑电路的是A. 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5. M进制计数器状态转换的特点是：设定初态后，每来个计数脉冲CP，计数器重新回到初态。A. M-1 B. M+1 C. MD.2M6. TTL与非门多余的输入端不应连接的为( )A. 低电平B. 高电平C. 与有用端并联D. +Vcc7. 在（ ）输入情况下，“与非”运算的结果是逻辑0。A. 全部输入是0 B. 任一输入是0 C. 仅一输入是0 D. 全部输入是18. 任何带使能端的译码器都可以作（ ）使用。A. 加法器 B. 数据分配器 C. 编码器 D. 计数器9. 组合逻辑电路产生竞争冒险的可能情况是( )A. 2个信号同时由01B. 2个信号同时由10C. 1个信号为0，另1个由01 D. 1个信号为01，另1个由1010. 计数器可以由下列电路构成的有( )A. 触发器和比较器B. 比较器和选择器C. 门电路和触发器D. 加法器和选择器三、化简下列逻辑函数，写出最简与或表达式。（共25分，每题5分）（1）（2） （3） Y3见如下卡诺图CDAB 0001111000010101111101011001014. 四、双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A2A1A0，数据输入端信号为 D7 D0 ），请画出电路连接图。(15分) Y1 Y2A0 S1A1 S2D10 D11 D12 D13 D20 D21 D22 D23 五、说明图示电路的功能。要求：（1）写出每个触发器的驱动方程、状态方程；（2）列出状态转换表；画出状态图；根据给定CP信号的波形画出各触发器输出端Q1、Q2、Q3的波形。（设各触发器的初始状态均为“0”）(20分)CP数字逻辑考试题(七)一、填空（每空1分，共20分）1. （11.25）10的二进制数为 十六进制数为 2. 已知逻辑函数F(A,B,C,D)=AD+BC 它的最小项和式应为F(A,B,C,D)= ， 它的反函数的最简与或式为 3. TTL与非门电压传输特性曲线分为饱和区、 区、 区、 区。4. 如果对全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为 ，该电路的输出代码至少有 位5. 把一组输入的二进制代码翻译成具有特定含义的输出信号称为 。6. 正逻辑的或门可以是负逻辑的 门电路；正逻辑的与非门可以是负逻辑的 门电路。7. 集成度指的是每一个芯片中所包含的 的个数。8. 对二进制译码器来说，若具有n个输入端，则应有 个输入端。9. 将一个包含16384个基本存储单元的存储电路设计成8位为一个字节的ROM，该ROM有 个地址 ， 有 个数据读出线。10. 数字电路按照是否有记忆功能通常可分为两类： 、 。11. 随机存储器RAM的优点是 ，它的缺点是 。二、选择题（每题1分，共10分）1、构成移位寄存器不能采用的触发器为（ ）。A. R-S型 B. J-K型 C. 主从型 D. 同步型2. 为实现将JK触发器转换为D触发器，应使（ ）。A. J=D,K= B. K=D,J= C. J=K=D D. J=K=3. 将十六进制数（4E.C）16转换成十进制数是（ ）。A. （54.12）10B. (54.75)10C. (78.12)10D. (78.75)104. 如将TTL与非门作非门使用，则多余输入端应做（ ）处理A. 全部接高电平 B. 部分接高电平，部分接地C. 全部接地 D. 部分接地，部分悬空5. 具有直接复位端和置位端（D D）的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为（ ）。A. 01 B. 11C. 00 D. 106. 下列关于异或运算的式子中，不正确的是（ ）。A. AA = 0 B. = 1C. A0 = A D. A 1 = 7. RAM与ROM二者不同的是（ ）。A. 存储容量 B. 输出位数 C. 读操作 D. 写操作8. TTL与非门带同类门的个数为N，若其低电平输入电流为1.5mA ，高电平输入电流为10A，最大灌电流为15 mA，最大拉电流为400A ，则 N=（ ）。A. 5 B. 10 C. 20 D. 409. n位触发器构成的扭环形计数器，其无关状态数有（ ）。A. 2n-n B. 2n-2n C. 2n D. 2n-110. 下列各门电路中，（ ）的输出端可直接相连，实现线与。A. 一般TTL与非门 B. 集电极开路TTL与非门C. 一般CMOS与非门 D. 一般的TTL或非门三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要求转换误差不大于2-4）（共10分，每题5分） （1） 254.25（2） 2.718四. 试判断逻辑函数所实现的电路是否存在冒险。如果有冒险，如何消除？（10分）五. 分析下图所示逻辑电路的功能。（10分）六. 某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。（15分）七. 设计一串行数据检测电路，对它的要求是：连续输入3个或3个以上1时输出为1，否则为0。（25分）数字逻辑考试题(八)一、填空（每空1分，共18分）1. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。2. (10001000)2=( )10=( )163. 二值逻辑中，变量的取值不表示 ，而是指 。4. （11.25）10的二进制数为 十六进制数为 。5. CMOS门电路的主要优点为 、 CMOS门电路未使用的输入端应该 。 6. 存储器的 和 是反映系统性能的两个重要指标。7. 在RS、JK、D、T 四种触发器中，唯有 触发器存在输入信号的约束条件8. 逻辑函数F=A（B+C）·1的对偶函数是 。9. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。10. 随机存取存储器RAM有 和 两种类型。11. 数据分配器的功能类似于多位开关，是一种 输入、 输出的组合逻辑电路。二、选择题（每题1分，共10分）1. 如果编码0100表示十进制数4，则此码不可能是（ ）。A. 8421BCD码 B. 5211BCD码 C. 2421BCD码 D. 余3循环码2.逻辑式相等的式子是（ ）。A. B. C. D. 3.n个变量可以构成（ ）个最大项。A. n B.2nC.D.4. 4位集成数值比较器至少应有端口数（ ）个。  A. 18 B. 16 C. 14 D. 125. 以下PLD中，与、或阵列均可编程的是（ ）器件。A. PROM B. PAL C. PLA D. GAL6. 将十六进制数(4E.C)16转换成十进制数是（ ）。A.（54.12）10B. (54.75)10C. (78.12)10D. (78.75)107.一个8选一数据选择器的数据输入端有（ ）个。A. 1 B. 2 C. 3 D. 88. 在下列逻辑电路中，不是组合逻辑电路的有（ ）。A. 寄存器 B. 编码器 C. 全加器 D. 译码器9. RAM与ROM二者不同的是（ ）。A. 存储容量 B. 输出位数 C. 读操作 D. 写操作10. 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（ ）条。A. 8 B. 16 C. 32 D. 256三、 用代数法化简下列等式（每题5分，共20分）（1）（2） （3） （4） 四、用卡诺图法化简。（每题5分，