第6章时序逻辑电路课件.ppt

第6章时序逻辑电路第1页，此课件共83页哦6.1 概 述第2页，此课件共83页哦组合逻辑电路：组合逻辑电路：t时刻输出仅与时刻输出仅与t时刻输入有关，时刻输入有关，与与t以前的状态无关。以前的状态无关。时序逻辑电路：时序逻辑电路：t时刻输出不仅与时刻输出不仅与t时刻输入有关，时刻输入有关，还与电路过去的状态有关。还与电路过去的状态有关。一、组合逻辑电路和时序逻辑电路的区别一、组合逻辑电路和时序逻辑电路的区别1、从逻辑功能上看、从逻辑功能上看第3页，此课件共83页哦组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图时序逻辑电路框图时序逻辑电路框图存储电路主要存储电路主要由触发器构成由触发器构成第4页，此课件共83页哦X外部输入外部输入Y外部输出外部输出Z触发器的控制输入触发器的控制输入Q触发器的状态输出触发器的状态输出时序电路的结构：时序电路的结构：1）由组合电路和存储电路（触发器）构成；）由组合电路和存储电路（触发器）构成；2）触发器的状态与电路的输入信号共同决定了电路）触发器的状态与电路的输入信号共同决定了电路的输出。的输出。一个时序电路可以没有组合电路部分，但是不能一个时序电路可以没有组合电路部分，但是不能没有存储电路。没有存储电路。第5页，此课件共83页哦2、从电路结构上看、从电路结构上看3、从功能描述上看、从功能描述上看组合电路不含存储信息的触发器等元件。组合电路不含存储信息的触发器等元件。时序电路一定含有存储信息的元件时序电路一定含有存储信息的元件触发器。触发器。第6页，此课件共83页哦二、时序逻辑电路的形式二、时序逻辑电路的形式1、Moore型型 输出仅与存储电路的现态输出仅与存储电路的现态Q有关，而与有关，而与当前输入无关。当前输入无关。()YF Q2、Mealy型型 输出不仅与存储电路的现态输出不仅与存储电路的现态Q有关，而且有关，而且还与当前输入有关。还与当前输入有关。(,)YF X Q第7页，此课件共83页哦三、时序逻辑电路的分类三、时序逻辑电路的分类第8页，此课件共83页哦6.2 时序逻辑电路的分析方法第9页，此课件共83页哦一、分析步骤一、分析步骤异步异步第10页，此课件共83页哦二、分析举例二、分析举例同步时序电路分析同步时序电路分析1、无外部输入的时序电路、无外部输入的时序电路例例1 试分析图示电路，并画出状态图和时序图。试分析图示电路，并画出状态图和时序图。第11页，此课件共83页哦1）时钟方程）时钟方程 CLK1=CLK2=CLK（对同步电路可省去）（对同步电路可省去）2）驱动方程（输入方程）驱动方程（输入方程）121212JQ,K1JQ,K13）状态方程）状态方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触发器的次态表达式可得各触发器的次态表达式状态方程状态方程121212QQ Q Q*Q Q 第12页，此课件共83页哦4）状态转换表（依次设初态，求次态）状态转换表（依次设初态，求次态）5）状态图）状态图主循环主循环无效状态无效状态电路具有自启动能力电路具有自启动能力第13页，此课件共83页哦6）波形图）波形图功能功能：同步三进制计数器，有自启动能力：同步三进制计数器，有自启动能力第14页，此课件共83页哦例例2 试分析图示时序电路的逻辑功能。试分析图示时序电路的逻辑功能。（带有外部输出（带有外部输出Y，触发器为主从，触发器为主从JK F-F）第15页，此课件共83页哦1）时钟方程）时钟方程 （略）（略）2）驱动方程（输入方程）驱动方程（输入方程）12312121331232J(QQ),K1JQ,K(Q Q)JQ Q,KQ第16页，此课件共83页哦3）状态方程）状态方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触发器的次态表达式可得各触发器的次态表达式状态方程状态方程1231212132312323Q*(QQ)Q Q*Q Q Q Q QQ*Q QQ Q Q4）输出方程）输出方程23YQQ第17页，此课件共83页哦5）状态转换表（依次设初态，求次态）状态转换表（依次设初态，求次态）第18页，此课件共83页哦状态转换表的另一种形式：状态转换表的另一种形式：第19页，此课件共83页哦6）状态图）状态图第20页，此课件共83页哦2、有外部输入的时序电路、有外部输入的时序电路例例1 试分析图示时序电路。试分析图示时序电路。第21页，此课件共83页哦1）驱动方程（输入方程）驱动方程（输入方程）121TXTX Q2）输出方程）输出方程12YX QQ第22页，此课件共83页哦3）状态方程）状态方程由由T特性方程：特性方程：得：得：1111112121212Q*TQ TQXQ XQXQQ*XQ Q (XQ)Q(XQ)QQ*=TQ+TQ第23页，此课件共83页哦4）状态转换表）状态转换表第24页，此课件共83页哦5）状态图）状态图第25页，此课件共83页哦例例2 试分析图示时序电路。试分析图示时序电路。第26页，此课件共83页哦1）驱动方程（输入方程）驱动方程（输入方程）JABK(AB)2）输出方程）输出方程YABQ3）状态方程）状态方程Q*=JQ+KQ=ABQ+(A+B)Q第27页，此课件共83页哦4）状态表）状态表第28页，此课件共83页哦5）状态图）状态图第29页，此课件共83页哦6）波形图）波形图设设Q=0（初态），加到输入端（初态），加到输入端A、B的波形如图。的波形如图。第30页，此课件共83页哦第31页，此课件共83页哦7）功能分析）功能分析该电路为串行加法器电路该电路为串行加法器电路A被加数，被加数，B加数加数Y加法和，加法和，Q进位进位波形图表示了两个八位二进制数相加得到波形图表示了两个八位二进制数相加得到 和数的过程。和数的过程。A=01101100，B=00111010，Y=10100110第32页，此课件共83页哦6.3 时序逻辑电路的设计方法第33页，此课件共83页哦一、设计步骤一、设计步骤1.设定状态设定状态从逻辑功能要求出发，确定输入、输出变量从逻辑功能要求出发，确定输入、输出变量以及电路的状态数。通常取原因（或条件）为以及电路的状态数。通常取原因（或条件）为输入变量，结果为输出变量。输入变量，结果为输出变量。2.画状态图画状态图这一步是关键这一步是关键。对每一个需要记忆的输入。对每一个需要记忆的输入信息用一个状态来表示，以确定所涉及电路信息用一个状态来表示，以确定所涉及电路需多少个状态。此时状态用需多少个状态。此时状态用S0、S1、.来表示。来表示。第34页，此课件共83页哦3.状态化简状态化简消去原始状态中的多余状态以得到最简状态图。消去原始状态中的多余状态以得到最简状态图。4.状态编码状态编码给化简后的状态图中的每一个状态赋以二进制码。给化简后的状态图中的每一个状态赋以二进制码。二进制码的位数二进制码的位数 n等于触发器的个数等于触发器的个数，它与，它与电路的电路的状态数状态数m之间应满足：之间应满足：122nnm第35页，此课件共83页哦5.选触发器类型选触发器类型6.求输出方程、状态方程、驱动方程求输出方程、状态方程、驱动方程7.画电路图画电路图8.检查自启动能力检查自启动能力第36页，此课件共83页哦二、设计举例二、设计举例Moore型同步时序电路设计型同步时序电路设计例例1 试设计一个自然态序、带进位输出端的同步试设计一个自然态序、带进位输出端的同步 五进制计数器。五进制计数器。解：解：1）设定状态，作原始状态图）设定状态，作原始状态图第37页，此课件共83页哦2）状态编码）状态编码M=5，取触发器位数取触发器位数 n=3第38页，此课件共83页哦3）编码后状态图）编码后状态图4）选触发器类型）选触发器类型选用选用3个下降沿触发的个下降沿触发的JK触发器触发器第39页，此课件共83页哦电路次态电路次态/输出（输出（）卡诺图）卡诺图210*/QQQC5）求输出方程、状态方程、驱动方程）求输出方程、状态方程、驱动方程方法一：方法一：第40页，此课件共83页哦卡诺图的分解卡诺图的分解2()*a Q1()*b Q0()*c Q()d C第41页，此课件共83页哦由卡诺图得状态方程和输出方程：由卡诺图得状态方程和输出方程：2CQ21011010020Q*=Q QQ*=Q QQ Q Q*=Q Q 将状态方程变换为将状态方程变换为JK触发器特性方程触发器特性方程 的标准形式，就可以找出驱动方程：的标准形式，就可以找出驱动方程：21010221022110100101020200Q*=Q Q=Q Q(Q Q)Q Q Q 1QQ*=Q QQ Q Q Q Q QQ*=Q Q Q Q 1QQ*=JQ+KQ第42页，此课件共83页哦43由此可得驱动方程：由此可得驱动方程：02102100102JQ JQJQ QK1KQK1 第43页，此课件共83页哦02JQ 0K1方法二：方法二：第44页，此课件共83页哦10JQ10KQ第45页，此课件共83页哦2CQ第46页，此课件共83页哦输出方程：输出方程：驱动方程：驱动方程：由特性方程由特性方程得状态方程：得状态方程：检查所设计电路是否具有自启动能力检查所设计电路是否具有自启动能力2CQQ*=JQ+KQ02102100102JQ JQJQ QK1KQK1 020101012210Q*=Q Q Q*=Q Q Q QQ*=Q Q Q第47页，此课件共83页哦6）作电路图）作电路图2CQ02102100102JQ JQJQ QK1KQK1 第48页，此课件共83页哦7）检查自启动能力）检查自启动能力由状态方程可得：由状态方程可得：由此表可以看出，电路具有自启动能力。由此表可以看出，电路具有自启动能力。第49页，此课件共83页哦8）完整状态图）完整状态图第50页，此课件共83页哦例例2 试设计一个模可变递增同步计数器，当控制试设计一个模可变递增同步计数器，当控制信号信号X=0时为三进制计数，时为三进制计数，X=1时为四进制计数。时为四进制计数。设置一个进位输出端设置一个进位输出端C。解：解：1）根据题意画状态图）根据题意画状态图第51页，此课件共83页哦2）状态编码）状态编码3）编码后状态转换表）编码后状态转换表第52页，此课件共83页哦第53页，此课件共83页哦4）选触发器）选触发器M=4，取触发器位数取触发器位数 n=2使用两个上升沿触发的使用两个上升沿触发的D触发器触发器5）求输出方程、驱动方程）求输出方程、驱动方程第54页，此课件共83页哦利用利用D触发器激励表求驱动方程：触发器激励表求驱动方程：010011010101DQ QXQDQ QXQQCQQX Q第55页，此课件共83页哦6）检查自启动能力）检查自启动能力00100111010*QDQ QXQQDQ QXQQ由状态方程：由状态方程：得：得：1010011*00XQQQQ若，有自启动能力。有自启动能力。7）电路图略）电路图略第56页，此课件共83页哦Mealy型同步时序电路设计型同步时序电路设计例：例：设计一个串行数据检测器，要求连续输入三个或三个设计一个串行数据检测器，要求连续输入三个或三个以上以上“1”时输出为时输出为1，其余情况下输出为，其余情况下输出为0。设输入变量为设输入变量为X，输出变量为，输出变量为Y用用X（1位）表示输入数据位）表示输入数据用用Y（1位）表示输出（检测结果）位）表示输出（检测结果）解：解：1）设定状态）设定状态第57页，此课件共83页哦6.4 若干常用的时序逻辑电路第58页，此课件共83页哦6.4.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器1.寄存器的寄存器的定义定义能够暂存数据的部件。能够暂存数据的部件。寄存器的寄存器的功能功能接受、存放、传送数据。接受、存放、传送数据。寄存器的寄存器的组成组成触发器及门电路。触发器及门电路。说明：对寄存器中的触发器只要求它具有置说明：对寄存器中的触发器只要求它具有置1、置、置0 的功能即可，因而无论用何种类型的触发器的功能即可，因而无论用何种类型的触发器 都可组成寄存器。都可组成寄存器。第59页，此课件共83页哦2.寄存器的种类寄存器的种类1）并行输入寄存器并行输入寄存器输入数据可同时送入输入数据可同时送入 寄存器内。寄存器内。2）串行输入寄存器串行输入寄存器即即“移位寄存器移位寄存器”，数据串行输入，有左移、右移、双向移位。数据串行输入，有左移、右移、双向移位。3）静态移位寄存器静态移位寄存器由触发器作存储单元，由触发器作存储单元，输入的数据可长久保留。输入的数据可长久保留。4）动态移位寄存器动态移位寄存器由电容作存储单元，由电容作存储单元，输入的数据不可长久保留，需刷新。输入的数据不可长久保留，需刷新。第60页，此课件共83页哦3.基本寄存器基本寄存器数据并行输入，并行输出。数据并行输入，并行输出。第61页，此课件共83页哦四位寄存器四位寄存器74HC175第62页，此课件共83页哦功能表：功能表：这种寄存器具有很强的抗干扰能力。这种寄存器具有很强的抗干扰能力。第63页，此课件共83页哦二、移位寄存器二、移位寄存器移位寄存器移位寄存器可以进行移位操作的寄存器。可以进行移位操作的寄存器。它同时具有寄存和移位两个功能。它同时具有寄存和移位两个功能。数字电路中，加减运算用加法器。减法器完成，数字电路中，加减运算用加法器。减法器完成，乘、除运算则用移位以后再加的办法完成。乘、除运算则用移位以后再加的办法完成。例：例：求求 A=1010 与与 B=1101 的积。的积。第64页，此课件共83页哦演算过程：演算过程：求几项求几项“部分积部分积”之和之和第65页，此课件共83页哦1.分类分类1）左移左移在一个移位命令作用下，寄存器中在一个移位命令作用下，寄存器中各位（各位（bit）的信息依次向左移动一位。）的信息依次向左移动一位。第66页，此课件共83页哦设：输入的代码次序是设：输入的代码次序是1011。送数前，先将寄存器。送数前，先将寄存器清零，然后在清零，然后在4个个CLK脉冲的作用下将数据送入寄脉冲的作用下将数据送入寄存器，并可在存器，并可在4个触发器的输出端得到并行输出的个触发器的输出端得到并行输出的代码。代码。第67页，此课件共83页哦第68页，此课件共83页哦2）右移）右移3）双向移位（）双向移位（74LS194）2.应用应用数码的串入、并出变换电路数码的串入、并出变换电路电路由两部分组成：电路由两部分组成：右移寄存器右移寄存器由触发器组成；由触发器组成；取样电路取样电路由由4个与门组成。个与门组成。第69页，此课件共83页哦第70页，此课件共83页哦 CLK脉冲与取样信号的时间关系如图，为保证电脉冲与取样信号的时间关系如图，为保证电路正确工作，取样信号必须与路正确工作，取样信号必须与CLK上升沿错开，而上升沿错开，而且取样脉冲频率是时钟脉冲频率的且取样脉冲频率是时钟脉冲频率的1/4。即：即：1/4CPff取第71页，此课件共83页哦工作原理：工作原理：每来每来4个个CLK，数据逐位串入，在下一个，数据逐位串入，在下一个CLK到来之前，发出一个取样信号，以达到串入、并到来之前，发出一个取样信号，以达到串入、并出目的。出目的。第72页，此课件共83页哦3.74LS194四位双向移位寄存器四位双向移位寄存器1）框图）框图第73页，此课件共83页哦2）工作方式控制）工作方式控制第74页，此课件共83页哦3）功能）功能 这是一种功能较齐全的移位寄存器，具有清零、这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。左移、右移、并行加载、保持五种功能。保持保持并行加载并行加载*01230123Q Q Q QQ QQ Q*01230123Q Q Q QD D D D第75页，此课件共83页哦4）用）用74194实现左移、右移及并行加载。实现左移、右移及并行加载。右移串出右移串出第76页，此课件共83页哦左移串出左移串出第77页，此课件共83页哦第78页，此课件共83页哦5）74194扩展应用（扩展应用（4位位8位）位）第79页，此课件共83页哦三、移位寄存器型计数器三、移位寄存器型计数器环形计数器（环形计数器（m=n）第80页，此课件共83页哦例：用例：用74194构成构成M=3的计数器。的计数器。第81页，此课件共83页哦6.4.2 计数器计数器一、计数器的特点和分类一、计数器的特点和分类1.特点特点用来记忆脉冲的个数用来记忆脉冲的个数2.分类分类按计数脉冲按计数脉冲输入方式分输入方式分同步计数器同步计数器各各F-F受同一时钟脉冲控受同一时钟脉冲控 制，状态的更新是同步的。制，状态的更新是同步的。异步计数器异步计数器有的有的F-F直接受输入计数直接受输入计数 脉冲控制，有的将其他脉冲控制，有的将其他 F-F的输出的输出CLK，状态的，状态的 更新有先后。更新有先后。第82页，此课件共83页哦按计数的增减趋势分按计数的增减趋势分加计数加计数减计数减计数可逆计数可逆计数按模数按模数M分类分类二进制计数器（二进制计数器（M=2）十进制计数器（十进制计数器（M=10）M进制计数器（任意进制）进制计数器（任意进制）按集成度分按集成度分小规模集成计数器小规模集成计数器中规模集成计数器中规模集成计数器第83页，此课件共83页哦