2022年视频处理子系统 2.pdf

视频处理子系统(VPSS)DM6437 VPSS 提供一个 VPFE 输入接口，连接外部设备如图像传感器，视频解码器等，以及一个VPBE输出接口，连接显示设备，如analog SDTV 显示器，数字LCD 面板，HDTV 视频编码器等。VPSS 相关寄存器有 PID,PCR(VPSS control reg)等。a.VPFE VPFE 包括 CCD 控制器(CCDC),Preview Engine,Resizer,Hardware 3A(H3A)Statistic Generator,Histogram blocks.这些模块给DM6437 提供了灵活有力的前端接口，大致描述如下：CCDC 提供一个图像传感器和数字视频源接口 Preview Engine 是一个带参数的硬件图像处理模块，它用于原始彩色数据的转换:从 Bayer 类型转换到YUV422 Resizer 模块缩放输入图像数据，以满足显示播放霍视频编码程序希望的分辨率 H3A 模块控制Auto Focus(AF),Auto White Balance(AWB),Auto Exposure(AE)直方图模块处理彩色象素获取统计信息，提供给H3A 模块实现各种3A 算法，以平滑最终的输出图像/视频VPFE 相关寄存器有:CCDC(controller),PREV(preview engine/image signal processor),RESZ(resizer),HIST(Histogram),H3A(AF/AWB/AE),VPSS(VPSS Shared Buffer Logic Reg)CCDC:CCDC 从传感器(CMOS,CCD)接收图像/视频数据或从视频解码器设备接收各种格式的YUV 数据。这个模块支持以下功能特征：常用的 Bayer 类型格式 产生 HD/VD 计时信号 提供至逐行和隔行传感器的接口 支持 REC656/CCIR-656 标准(YCbCr 4:2:2 format,either 8-or 16-bit).支持 YCbCr 4:2:2 格式，8-或 16-bit 的离散 H 和 VSYNC 信号 支持高达 16-bit 的输入 快门信号控制 Digital clamping and black level compensation.支持 10-bit 到 8-bit 的 A-law 压缩 写 SDRAM 前做低通滤波。如果此滤波功能被启用，则输出图像每行最左右2 个象素点被裁剪掉了 输出数据范围从16-bit 到 8-bit(按 8-bit 输出要节省一半的存储空间)支持可编程的下采样 通过一个外部写使能信号控制向DDR2 的输出 水平和垂直方向都支持高达16k 象素的图像尺寸CCDC 相关寄存器的内存映射212，没有位域说明。Preview Engine:Preview Engine 将来自传感器(CMOS/CCD)的未压缩的原始图像/视频数据转变成YCbCr 4:2:2 数据。Preview Engine 的输出可以用于视频压缩和外部显示设备，如 NTSC/PAL 模拟编码器或数字LCD 显示。总括支持以下特点:接受传统的Bayer 类型格式(Bayer pattern formats 是什么格式?)获取来自 CCD/CMOS 控制器或 DDR2 内存的图像/视频数据 支持 1280 象素宽的输出 若执行边界处理，可实现自动/强制的象素/行裁剪。如果所有相应模块被使能，则输出图像的左右各7列象素及上下各4 行象素被裁剪 对超过 1280 象素宽度的输入图像做简单的水平均值化(均值因子 2，4 或 8)名师资料总结-精品资料欢迎下载-名师精心整理-第 1 页，共 4 页 -捕捉 Dark 帧存储到 DDR2 从 DDR2 获取 Dark Frame,对每个输入的原始帧数据做Dark 帧减操作，逐象素的改善视频帧质量 镜头阴影补偿。每个输入象素乘以一个相应的8-bit 增益值，结果做右移处理，右移位数可编程(0-7 bits)通过 A-LAW 解压缩将 8-bit 非线性数据转换成10-bit 的线性数据。这个特性使得保存至DDR2 的数据可以是 8-bit 宽，由此若从DDR2 读取数据到preview engine，则可以节省一般的空间 通过水平均值滤波来减小温度变化导致的象素噪声 支持可编程的噪声滤波器 支持数字增益与白平衡 可编程的 CFA 插值，一次操作5x5 的象素块 常规的 Bayer pattern RGB 和带补偿的色度传感器 支持图像水平和垂直方向下采样，采样比率为2 可编程的 RGB-to-RGB 混合矩阵(3x3 矩阵的 9 个系数)支持可编程的伽马纠正 可编程的颜色分量转换(RGB to YUV)系数(3x3 矩阵的 9 个系数)支持亮度分量增强(非线性)以及色度分量抑制和偏移处理Preview Engine 相关寄存器地址映射214。Resizer:resizer 模块可以从preview engine 或 DDR2 接收图像/视频数据，输出发送到DDR2.支持以下特性:输出水平象素宽度达1280 从外部 DDR2 接收输入 支持高达 4 倍的上采样(图像数字变焦)支持 Bi-cubic 插值(4-tap 水平,4-tap 垂直)，滤波器系数可编程实现 支持 8 阶滤波系数 支持色度分量的双线性插值 支持高达 1/4x 的下采样 8 阶的 4-tap 水平和 4-tap 垂直滤波系数做1x 至 1/2x 的下采样 对 YUV 4:2:2 的 16-bit 打包数据或 DDR 内连续的 8-bit 的独立颜色分量数据做缩放处理 支持水平和垂直方向独立的缩放尺度因子 支持的上/下采样率:256/N(N 从 64 到 1024)水平缩放后和垂直缩放前，可对亮度分量做可编程的锐化处理Resizer相关的寄存器地址映射215.Hardware 3A(H3A):H3A 模块提供对自动对焦AF，自动白平衡AWB 和自动曝光AE 的循环控制，该模块包含2 个主要部分:AF 引擎和 AE&AWB引擎。AF 引擎从输入图像/视频数据中提取红/绿/蓝数据并做滤波，并针对特点范围的数据段提供累加或峰值数据，这个特点范围的数据段是一个2 维的数据块，在AF 中称为 paxel.AE/AWB 引擎对视频数据的亚抽样提供累加值并对其饱和值做检查。在AE/AWB中这个 2 维数据块称为 window.AF paxel 及 AE/AWB window 的数目、维数和起始点位置可分别编程决定。H3A 相关寄存器地址映射以及各个模块支持的特性216.Histogram:Histogram 模块接收原始图像/视频数据，对象素值(和颜色独立分量)做直方图处理。象素值本身不做存储，但是每个直方图bin 包含该级灰度值象素的数目。Histogram 接收的原始数据通常来自CCD/CMOS 传感器(通过 CCDC 模块)或来自 DDR2，可以选择而定。Histogram 模块相关特性及寄存器地址映射218。b.VPBE 名师资料总结-精品资料欢迎下载-名师精心整理-第 2 页，共 4 页 -VPBE 包含 On-Screen Display(OSD)模块，带数字LCD 和模拟 DAC 接口的 Video Encoder(VENC)。VENC生成模拟视频输出。DLCD 控制器产生数字RGB/YCbCr 输出数据及时间信号。VPBE 相关寄存器有PID 及PCR(设备控制寄存器)为了确保 NTSC 和 PAL 与输出视频兼容，输入时钟源的稳定性非常重要。TI 推荐的时钟源晶振是27-MHz,50-ppm.不建议使用陶瓷振荡器。NTSC/PAL 副载波频率由27-MHz 时钟源导出，因此，如果 27-MHz 时钟源发生漂移，则NTSC/PAL 颜色分量副载波频率也会发生漂移。为确保颜色分量副载波频率不会漂移太严重，必须满足输入晶振的需要。若不采用27M 时钟源，改用VPBECLK 或 VPFE 时钟源作为输入，则必须保证这些输入时钟频率的稳定性在 50 ppm 范围内，以确保NTSC/PAL 与输出视频兼容。OSD:OSD 模块的主要功能是先收集和调配视频数据及display/bitmap 数据，然后以 YCbCr 格式将数据送入VENC。视频及 display/bitmap 数据从外部内存读入，通常如DDR2。OSD 可以通过控制和参数寄存器进行编程配置。支持以下特性：支持同时显示两个视频窗口和两个OSD 窗口(VIDWIN0/VIDWIN1 and OSDWIN0/OSDWIN1)每个窗口分别使能每个窗口的高、宽、起始点坐标都可编程每个窗口均有外部内存地址和偏移寄存器可配置支持水平和垂直方向x2 和 x4 缩放OSDWIN1 可以用作 OSDWIN0 的特性窗每个窗都支持帧/场(interlaced/progressive)模式OSD 和视频窗口都支持VGA 到 NTSC/PAL(640 x480 to 720 x576)的缩放处理从外部内存读取422的 YCbCr 数据，并可以按32-bit 字交换 CbCr 分量的顺序(与两视频窗口相关)VIDWIN0窗支持乒乓buffer 操作(可以从 DDR2 的两个不同地址读取视频数据)每个 OSD 窗口(不能两个同时)都能够读取 RGB 数据(16-bitRGB565 数据)，但不能读取严格限制在最大8-bit 的 YCbCr 格式位图数据OSD 位图数据宽度在1,2,4,8-bit 中可选通过 VPBE 的 wrapper 接口间接支持24-bit RGB 数据输入(会被转换成 16-bit YCbCr 视频窗口数据)支持矩形光标窗口和可编程的背景颜色选择显示优先顺序为：矩形光标框 OSDWIN1 OSDWIN0 VIDWIN1 VIDWIN0 background color OSD 模块存在以下限制:两个 OSD 窗口及 VIDWIN1都应该完全包含在VIDWIN0中当一个 OSD 窗口被设置成RGB 模式，则它不能与VIDWIN1窗口重叠OSD 只可读取 YCbCr 4:2:2 隔行数据，其他格式，独立存储的颜色分量数据或4:4:4/4:2:0 隔行数据不被支持如果有一个视频窗口的垂直缩放滤波器被使能，则最大水平窗口宽不能超过720 不能同时使用两个CLUT ROMs,但是可以一个窗口使用RAM，同时另一个使用ROM 24-bit RGB 输入模式只对两个视频窗之一有效(具体对哪个可编程决定)，不能用于OSD 窗口OSD 相关寄存器映射223。VENC:VENC 的模拟/DACs 接口支持以下特性:Master 时钟输入 27MHz(x2 Upsampling)SDTV 支持:Composite NTSC-M,PAL-B/D/G/H/I S-Video(Y/C)名师资料总结-精品资料欢迎下载-名师精心整理-第 3 页，共 4 页 -Component YPbPr(SMPTE/EBU N10,Betacam,MII)RGB non-interlace CGMS/WSS 可编程的 SC-H phase HDTV 支持:逐行输出(525p/625p)Component YPbPr RGB CGMS/WSS 4 个 10-bit over-sampling D/A 转换器可编程的 Luma 延时Master/Slave 操作Internal Color Bar Generation(100%/75%)VENC 的数字 LCD 控制器(DLCD)支持以下特性:可编程的 DCLK 多种输出格式:YCbCr 16bit/YCbCr 8bit/ITU-R BT.656/parallel RGB 24bit 数字 RGB 输出的低通滤波 可编程的时间信号发生器 Master/Slave 操作 Internal Color Bar Generation(100%/75%)VENC 寄存器映射包括数字LCD 和 DACs 225.liasbz 发表于2009-6-17 21:50 名师资料总结-精品资料欢迎下载-名师精心整理-第 4 页，共 4 页 -