计算机组成原理存储器PPT精选PPT.ppt

计算机组成原理存储器PPT第1页，此课件共47页哦 第第4 4章章 教教 学学 内内 容容4.1 4.1 概述概述4.2 4.2 主存储器主存储器 一、概述一、概述一、概述一、概述 二、二、二、二、半导体存储芯片结构半导体存储芯片结构半导体存储芯片结构半导体存储芯片结构 三、三、三、三、RAMRAM存储器存储器存储器存储器 四、四、四、四、ROMROM存储器存储器存储器存储器 五、存储器与五、存储器与五、存储器与五、存储器与CPUCPU的连接的连接的连接的连接 六、存储器的校验六、存储器的校验六、存储器的校验六、存储器的校验 七、提高访存速度的措施七、提高访存速度的措施七、提高访存速度的措施七、提高访存速度的措施4.3 4.3 高速缓冲存储器高速缓冲存储器4.4 4.4 辅助存储器辅助存储器第2页，此课件共47页哦六、存储器的校验六、存储器的校验 为了能及时发现并纠正存储过程中数据的差错，为了能及时发现并纠正存储过程中数据的差错，为了能及时发现并纠正存储过程中数据的差错，为了能及时发现并纠正存储过程中数据的差错，需要对数据作检验和校正，常常将原数据配成校验码。需要对数据作检验和校正，常常将原数据配成校验码。需要对数据作检验和校正，常常将原数据配成校验码。需要对数据作检验和校正，常常将原数据配成校验码。1 1 1 1、码距、码距、码距、码距（1 1）定义：一种编码体制中，各组合代码间不同位的）定义：一种编码体制中，各组合代码间不同位的）定义：一种编码体制中，各组合代码间不同位的）定义：一种编码体制中，各组合代码间不同位的bitbit数数数数称为称为称为称为距离距离距离距离，其中最小的距离称为该编码的，其中最小的距离称为该编码的，其中最小的距离称为该编码的，其中最小的距离称为该编码的码距码距001111000000000011 10010010 0码距码距码距码距=2=2码距码距码距码距=1=1（2 2）作用：衡量一种编码的查错、纠错能力。）作用：衡量一种编码的查错、纠错能力。）作用：衡量一种编码的查错、纠错能力。）作用：衡量一种编码的查错、纠错能力。第3页，此课件共47页哦（3 3）查错与纠错的原理：）查错与纠错的原理：）查错与纠错的原理：）查错与纠错的原理：1 1）约定某种规律作为检测的依据，将）约定某种规律作为检测的依据，将）约定某种规律作为检测的依据，将）约定某种规律作为检测的依据，将有效信息位有效信息位有效信息位有效信息位+校校验位验位形成形成形成形成校验码校验码，再传输；译码后检测是否符合约定规，再传输；译码后检测是否符合约定规，再传输；译码后检测是否符合约定规，再传输；译码后检测是否符合约定规律，从而知道传输数据有没有错误。律，从而知道传输数据有没有错误。律，从而知道传输数据有没有错误。律，从而知道传输数据有没有错误。2 2）增大码距可以提高校验信息量，为）增大码距可以提高校验信息量，为）增大码距可以提高校验信息量，为）增大码距可以提高校验信息量，为指出指出指出指出出错位出错位出错位出错位和和和和纠纠纠纠正正正正错误位错误位错误位错误位提供了可能。提供了可能。L-1=D+C(DC)L L 编码的最小距离编码的最小距离编码的最小距离编码的最小距离D D 检测错误的位数检测错误的位数检测错误的位数检测错误的位数C C 纠正错误的位数纠正错误的位数纠正错误的位数纠正错误的位数2 2、例子、例子（1 1）84218421码：无校验位的编码码：无校验位的编码码：无校验位的编码码：无校验位的编码0110111 10110 0码距码距码距码距=1=1011011011011究竟是究竟是究竟是究竟是6 6 6 6还是还是7 7 7 7，无法知道，也不，无法知道，也不，无法知道，也不，无法知道，也不知道有无错误，更知道有无错误，更知道有无错误，更知道有无错误，更无法纠错无法纠错无法纠错无法纠错第4页，此课件共47页哦（2）奇偶校验码：有）奇偶校验码：有1位校验位的编码位校验位的编码如如如如：8 8位偶校验码为位偶校验码为位偶校验码为位偶校验码为 10110101100 011，中为中为中为中为0 0 10110101101 111，中为中为中为中为1 1若其中若其中若其中若其中D2D2位由位由位由位由0 0变变变变1 1，则校验位也要变为，则校验位也要变为，则校验位也要变为，则校验位也要变为1 1，即：即：即：即：1 1位错，则有位错，则有位错，则有位错，则有2bit2bit不同，故不同，故不同，故不同，故码距码距码距码距=2=2约定约定约定约定：有效信息位：有效信息位：有效信息位：有效信息位+1 1个校验位个校验位个校验位个校验位=校验码校验码校验码校验码 奇校验：校验码中奇校验：校验码中奇校验：校验码中奇校验：校验码中1 1的个数必须为奇数的个数必须为奇数的个数必须为奇数的个数必须为奇数 偶校验：校验码中偶校验：校验码中偶校验：校验码中偶校验：校验码中1 1的个数必须为偶数的个数必须为偶数的个数必须为偶数的个数必须为偶数 通过检测校验码中是否偶数个通过检测校验码中是否偶数个1 1来判断有无传输错来判断有无传输错误，而且误，而且只能检测只能检测只能检测只能检测1 1 1 1、3 3 3 3、5 5 5 5等等等等奇数个错误奇数个错误奇数个错误奇数个错误，无法具体指，无法具体指出错误位置，出错误位置，无法纠错无法纠错无法纠错无法纠错。常用于主存等不容易出错的。常用于主存等不容易出错的地方作校验。地方作校验。第5页，此课件共47页哦3 3、循环校验码、循环校验码CRCCRC（1 1）约定规律：）约定规律：）约定规律：）约定规律：校验码校验码能被能被某约定代码某约定代码某约定代码某约定代码除尽除尽除尽除尽设：有效信息设：有效信息设：有效信息设：有效信息A A，约定代码，约定代码，约定代码，约定代码GG，则，则，则，则R R余数，余数，余数，余数，A-RA-R为检验码为检验码为检验码为检验码（2 2）编码方法：）编码方法：）编码方法：）编码方法：有效信息有效信息有效信息有效信息+余数余数余数余数=校验码校验码校验码校验码 如：如：如：如：A=1100,G=1110,A=1100,G=1110,则则则则模模模模2 2除法除法除法除法得得R=010,所以校所以校验码为验码为11001100010（7,4码）码）;1位有错则余数也应该变，位有错则余数也应该变，故故码距码距码距码距=4=4，能，能，能，能检测检测2位错，赳位错，赳1位位。第6页，此课件共47页哦无余数无余数无余数无余数，传输，传输，传输，传输正确正确正确正确；有余数有余数有余数有余数，传输，传输出错出错出错出错。（3 3）译码查错方法：）译码查错方法：）译码查错方法：）译码查错方法：校验码校验码约定码约定码有错时，不同余数值对应不同出错位数，见有错时，不同余数值对应不同出错位数，见P146表表4.6（4 4）赳错方法：将）赳错方法：将）赳错方法：将）赳错方法：将错误位取反错误位取反错误位取反错误位取反，得正确得校验码，得正确得校验码，得正确得校验码，得正确得校验码 更换检测码不会改变更换检测码不会改变更换检测码不会改变更换检测码不会改变不同余数值对应不同出错位数不同余数值对应不同出错位数不同余数值对应不同出错位数不同余数值对应不同出错位数的规律。的规律。的规律。的规律。利用利用“循环特性循环特性”可以将任何位的错误循环到可以将任何位的错误循环到N1位，位，故故只在只在N1位设纠错电路位设纠错电路异或门，可节省硬件。异或门，可节省硬件。异或门，可节省硬件。异或门，可节省硬件。生成多项式生成多项式生成多项式生成多项式第7页，此课件共47页哦（5 5）生成多项式的条件：）生成多项式的条件：）生成多项式的条件：）生成多项式的条件：l l任一位出错，则余数不为零任一位出错，则余数不为零任一位出错，则余数不为零任一位出错，则余数不为零l l不同出错位对应不同的余数不同出错位对应不同的余数不同出错位对应不同的余数不同出错位对应不同的余数l l余数添余数添余数添余数添0 0继续作模继续作模继续作模继续作模2 2除，余数循环除，余数循环除，余数循环除，余数循环4 4 4 4、海明码、海明码、海明码、海明码 Hanming Code（1 1）约定编码规律：）约定编码规律：）约定编码规律：）约定编码规律：海明码是具有一位纠错能力的编码，海明码的组成海明码是具有一位纠错能力的编码，海明码的组成海明码是具有一位纠错能力的编码，海明码的组成海明码是具有一位纠错能力的编码，海明码的组成有下列三要素。有下列三要素。有下列三要素。有下列三要素。海明码的组成需要增添海明码的组成需要增添海明码的组成需要增添海明码的组成需要增添检测位检测位检测位检测位k k的计算：的计算：2 2k n+k+1 n+k+1 n n有效信息位数，有效信息位数，有效信息位数，有效信息位数，n-kn-k的规律见的规律见的规律见的规律见P100P100表表表表4.24.2第8页，此课件共47页哦检测位的位置检测位的位置检测位的位置检测位的位置 i 安排：安排：安排：安排：2 2i i(i=0(i=0、1 1、2 2、3)3)检测位的取值原则：检测位的取值原则：检测位的取值原则：检测位的取值原则：检测位的取值与该检测位的取值与该检测位的取值与该检测位的取值与该位位位位C Ci i 所在的检测所在的检测所在的检测所在的检测“小组小组小组小组”gi中中中中承担的承担的承担的承担的奇偶奇偶校验任务有关。校验任务有关。校验任务有关。校验任务有关。C1 C1 检测的检测的检测的检测的g1 g1 小组包含第小组包含第小组包含第小组包含第1 1，3 3，5 5，7 7，9 9，11 11 C2 C2 检测的检测的检测的检测的g2 g2 小组包含第小组包含第小组包含第小组包含第2 2，3 3，6 6，7 7，1010，11 11 C4 C4 检测的检测的检测的检测的g3 g3 小组包含第小组包含第小组包含第小组包含第4 4，5 5，6 6，7 7，1212，13 13 C8 C8 检测的检测的检测的检测的g4 g4 小组包含第小组包含第小组包含第小组包含第8 8，9 9，1010，1111，1212，1313，1414，15 15 g gi i 小组独占第小组独占第小组独占第小组独占第2 2i i1 1 位位位位g gi i 和和和和g gj j 小组共同占第小组共同占第小组共同占第小组共同占第2 2i i1 1+2+2j j1 1 位位位位g gi i、g gj j 和和和和g gl l 小组共同占第小组共同占第小组共同占第小组共同占第2 2i i1 1+2+2j j1 1+2+2l l1 1 位位位位第9页，此课件共47页哦例例例例:求求求求 01010101 按按按按“偶校验偶校验偶校验偶校验”配置的海明码配置的海明码配置的海明码配置的海明码解：解：解：解：n n=4 根据根据根据根据2 2k k n n+k k+1+1 得得得得 k k=3 海明码排序如下海明码排序如下海明码排序如下海明码排序如下:序号序号序号序号 1 2 3 4 5 6 7 1 2 3 4 5 6 7 名称名称名称名称 C1C1 C2C2 b4 b4 C4 b3 b2 b1 b3 b2 b1 配置配置配置配置 0 0 1 1 0 0 0 1 0 1 1 0 1 结论：结论：0101的配偶海明码为：的配偶海明码为：01010 00101101101001 11011010101的配奇海明码为：的配奇海明码为：第10页，此课件共47页哦（2 2）译码纠错过程：）译码纠错过程：）译码纠错过程：）译码纠错过程：形成形成形成形成新的检测位新的检测位新的检测位新的检测位P Pi,(i=1,(i=1，2 2，4 4，8),8),其检测算法其检测算法其检测算法其检测算法与与与与C Ci对应。对应。对应。对应。对于按对于按对于按对于按“偶校验偶校验偶校验偶校验”配置的海明码，正确传输后配置的海明码，正确传输后配置的海明码，正确传输后配置的海明码，正确传输后Pi=0Pi=0，对于按，对于按，对于按，对于按“奇校验奇校验奇校验奇校验”配置的海明码，正确传输后配置的海明码，正确传输后配置的海明码，正确传输后配置的海明码，正确传输后Pi=1Pi=1；否则；否则；否则；否则PiPi的的的的组合数值组合数值组合数值组合数值（高位到低位排列）将指明（高位到低位排列）将指明出错位数出错位数出错位数出错位数；若是有效位出错，则取反该位即可，若检；若是有效位出错，则取反该位即可，若检测位出错，一般不予纠正。测位出错，一般不予纠正。如果如果 编码时编码时k=3，则新检测位为则新检测位为P4P2P1，且：，且：第11页，此课件共47页哦例：已知接收到的海明码为例：已知接收到的海明码为例：已知接收到的海明码为例：已知接收到的海明码为01001110100111，（按配偶原则配，（按配偶原则配，（按配偶原则配，（按配偶原则配置）试问要求传送的信息是什么置）试问要求传送的信息是什么置）试问要求传送的信息是什么置）试问要求传送的信息是什么?解：解：先判断是否传输有错，纠错过程如下：先判断是否传输有错，纠错过程如下：先判断是否传输有错，纠错过程如下：先判断是否传输有错，纠错过程如下：P P4 4P P2 2P1 1=110B=6，第，第6 位出错，可纠正为位出错，可纠正为010 00 01 10 01 1，故要求传送的信息为，故要求传送的信息为，故要求传送的信息为，故要求传送的信息为01010101。k=3k=3，则新检测位为，则新检测位为，则新检测位为，则新检测位为P P4 4P P2 2P P1 1，且：，且：，且：，且：“配奇配奇配奇配奇”原则编码见原则编码见 P102P102P102P102例题例题例题例题4.54.54.54.5第12页，此课件共47页哦七、提高访存速度的措施七、提高访存速度的措施七、提高访存速度的措施七、提高访存速度的措施u u采用层次结构采用层次结构采用层次结构采用层次结构缓存、主存、辅存缓存、主存、辅存缓存、主存、辅存缓存、主存、辅存u u寻找高速元件寻找高速元件寻找高速元件寻找高速元件*自学自学自学自学SDRAMSDRAM RDRAM CDRAMCDRAMu调整主存结构调整主存结构单体多字、多体并行、设置存控单体多字、多体并行、设置存控1 1 1 1、单体多字系统、单体多字系统、单体多字系统、单体多字系统 指令和数据在主存内连续存放。存储指令和数据在主存内连续存放。存储指令和数据在主存内连续存放。存储指令和数据在主存内连续存放。存储器内器内器内器内仅一套仅一套仅一套仅一套地址寄存器和地址译码器，地址寄存器和地址译码器，地址寄存器和地址译码器，地址寄存器和地址译码器，但可以在一个存取周期内从同一地址取但可以在一个存取周期内从同一地址取但可以在一个存取周期内从同一地址取但可以在一个存取周期内从同一地址取出出出出n n n n条指令或数据，再同时或分时由条指令或数据，再同时或分时由条指令或数据，再同时或分时由条指令或数据，再同时或分时由DBDBDBDB送送送送CPUCPUCPUCPU。相当于。相当于。相当于。相当于1/n1/n1/n1/n周期周期周期周期就向就向就向就向CPUCPUCPUCPU提供了一条提供了一条提供了一条提供了一条指令，增大了存储器带宽。指令，增大了存储器带宽。指令，增大了存储器带宽。指令，增大了存储器带宽。WW位位位位MM0 0MM1 1MMn-1n-1地址译码器地址译码器地址译码器地址译码器MARMARMDRMDRWW位位位位WW位位位位.第13页，此课件共47页哦2 2 2 2、多体并行系统、多体并行系统、多体并行系统、多体并行系统 多体模块组成存储器。每模块有相同的容量、存取速度多体模块组成存储器。每模块有相同的容量、存取速度多体模块组成存储器。每模块有相同的容量、存取速度多体模块组成存储器。每模块有相同的容量、存取速度和独立的和独立的和独立的和独立的MARMARMARMAR、MDRMDRMDRMDR、译码器、驱动电路、读写电路。、译码器、驱动电路、读写电路。、译码器、驱动电路、读写电路。、译码器、驱动电路、读写电路。高位交叉编址高位交叉编址高位交叉编址高位交叉编址多体存储器，程序按体内地址多体存储器，程序按体内地址多体存储器，程序按体内地址多体存储器，程序按体内地址连续依体存放连续依体存放连续依体存放连续依体存放，利于存储器扩充。利于存储器扩充。利于存储器扩充。利于存储器扩充。顺序存储顺序存储第14页，此课件共47页哦 低位交叉编址低位交叉编址的多体存储器（下图），程序连续存的多体存储器（下图），程序连续存放在放在相邻体相邻体相邻体相邻体中，中，中，中，交叉存储交叉存储交叉存储交叉存储。利于取连续。利于取连续。利于取连续。利于取连续 执行指令执行指令执行指令执行指令模模4交叉存储交叉存储第15页，此课件共47页哦 多体并行存储器并行工作方式：多体并行存储器并行工作方式：多体并行存储器并行工作方式：多体并行存储器并行工作方式：并行方式并行方式并行方式并行方式：N N N N体同时启动，并行工作，分时传送体同时启动，并行工作，分时传送体同时启动，并行工作，分时传送体同时启动，并行工作，分时传送流水线方式流水线方式：N N N N体分时启动、分时工作，分时传送体分时启动、分时工作，分时传送体分时启动、分时工作，分时传送体分时启动、分时工作，分时传送不改变存取周期的前提下，增大了存储器带宽不改变存取周期的前提下，增大了存储器带宽不改变存取周期的前提下，增大了存储器带宽不改变存取周期的前提下，增大了存储器带宽(Page106(Page106(Page106(Page106 例例例例4.64.64.64.6）第16页，此课件共47页哦3 3 3 3、设置存控、设置存控、设置存控、设置存控 存储器控制部件存储器控制部件存储器控制部件存储器控制部件可以合理安排可以合理安排I/OI/O、辅存、辅存、CPUCPU等对等对主存的访问顺序，控制读写操作，提高效率。主存的访问顺序，控制读写操作，提高效率。排队器排队器排队器排队器控制线路控制线路控制线路控制线路节拍节拍节拍节拍发生器发生器发生器发生器存控标志存控标志存控标志存控标志发生器发生器发生器发生器QQC CMMCPCP1 1易失代码请求易失代码请求易失代码请求易失代码请求2 2严重影响严重影响严重影响严重影响CPUCPU工作的请求工作的请求工作的请求工作的请求3 3写数请求写数请求写数请求写数请求4 4读数请求读数请求读数请求读数请求第17页，此课件共47页哦 第第4 4章章 教教 学学 内内 容容4.1 4.1 概述概述4.2 4.2 主存储器主存储器4.3 4.3 高速缓冲存储器高速缓冲存储器 一、基本结构与工作原理一、基本结构与工作原理一、基本结构与工作原理一、基本结构与工作原理 二、地址映像和变换二、地址映像和变换二、地址映像和变换二、地址映像和变换 三、替换策略三、替换策略4.4 4.4 辅助存储器辅助存储器第18页，此课件共47页哦4.3 4.3 高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器一、基本结构与工作原理一、基本结构与工作原理1 1、设置、设置、设置、设置CacheCache的目的：的目的：的目的：的目的：（1 1）开辟）开辟）开辟）开辟CPUCPU信息信息信息信息“小仓库小仓库小仓库小仓库”，避免与，避免与，避免与，避免与I/OI/O争抢访存争抢访存争抢访存争抢访存（2 2）提供高速信息平台，解决）提供高速信息平台，解决）提供高速信息平台，解决）提供高速信息平台，解决CPU-CPU-主存速度不匹配主存速度不匹配主存速度不匹配主存速度不匹配 一直以来，一直以来，一直以来，一直以来，CPUCPUCPUCPU和主存储器的速度总是有差距。和主存储器的速度总是有差距。和主存储器的速度总是有差距。和主存储器的速度总是有差距。CPUCPUCPUCPU的发展一直以的发展一直以的发展一直以的发展一直以速度为主，以提高速度为核心；主存的发展一直以容量为主，以提高速度为主，以提高速度为核心；主存的发展一直以容量为主，以提高速度为主，以提高速度为核心；主存的发展一直以容量为主，以提高速度为主，以提高速度为核心；主存的发展一直以容量为主，以提高容量为核心；如何解决这之间的矛盾？这不是一个技术问题，而是一容量为核心；如何解决这之间的矛盾？这不是一个技术问题，而是一容量为核心；如何解决这之间的矛盾？这不是一个技术问题，而是一容量为核心；如何解决这之间的矛盾？这不是一个技术问题，而是一个经济问题。从技术上说，能制造出多高速度的个经济问题。从技术上说，能制造出多高速度的个经济问题。从技术上说，能制造出多高速度的个经济问题。从技术上说，能制造出多高速度的CPUCPUCPUCPU，就能制造出同样，就能制造出同样，就能制造出同样，就能制造出同样速度的存储器，只不过是我们是否愿意付出如此高的价格。有没有更速度的存储器，只不过是我们是否愿意付出如此高的价格。有没有更速度的存储器，只不过是我们是否愿意付出如此高的价格。有没有更速度的存储器，只不过是我们是否愿意付出如此高的价格。有没有更好的办法？能否用廉价的高容量存储器实现相对的高速度呢？好的办法？能否用廉价的高容量存储器实现相对的高速度呢？好的办法？能否用廉价的高容量存储器实现相对的高速度呢？好的办法？能否用廉价的高容量存储器实现相对的高速度呢？第19页，此课件共47页哦2 2、设置、设置、设置、设置CacheCache的理论依据的理论依据的理论依据的理论依据程序局部性原理程序局部性原理程序局部性原理程序局部性原理程序在一定的时间段内通常只访问较小的地址空间程序在一定的时间段内通常只访问较小的地址空间地址空间地址空间地址空间地址空间访问概率访问概率访问概率访问概率 两种局部性两种局部性两种局部性两种局部性第20页，此课件共47页哦u u地址之间的映射关系：地址之间的映射关系：地址之间的映射关系：地址之间的映射关系：如何从主存地址得到如何从主存地址得到如何从主存地址得到如何从主存地址得到CacheCache地址？地址？地址？地址？u主存内容是否已经在主存内容是否已经在主存内容是否已经在主存内容是否已经在CacheCache中？中？中？中？u uCacheCache内容装入策略内容装入策略内容装入策略内容装入策略如何提高如何提高如何提高如何提高CacheCache的命中率？的命中率？的命中率？的命中率？如何实现主存地址如何实现主存地址如何实现主存地址如何实现主存地址CacheCache地址的地址映射判断？地址的地址映射判断？地址的地址映射判断？地址的地址映射判断？第21页，此课件共47页哦3 3、设置主存、设置主存、设置主存、设置主存-缓存的编址方式：缓存的编址方式：缓存的编址方式：缓存的编址方式：都按都按块块存储存储存储存储,块的块的块的块的大小相同大小相同大小相同大小相同,块长都为块长都为b,块的块的个数不同个数不同个数不同个数不同第22页，此课件共47页哦MissMiss，CPU CPU发出访存操作请求后，要访问的发出访存操作请求后，要访问的发出访存操作请求后，要访问的发出访存操作请求后，要访问的内容不在缓存中。内容不在缓存中。内容不在缓存中。内容不在缓存中。4 4、术语和计算公式、术语和计算公式、术语和计算公式、术语和计算公式块数块数块长块长块长块长命中命中未命中未命中未命中未命中命中率命中率命中率命中率主存共有主存共有主存共有主存共有M 块，缓存共有块，缓存共有块，缓存共有块，缓存共有C C 块，块，M M C C一个存取周期内从主存调出的信息长度一个存取周期内从主存调出的信息长度一个存取周期内从主存调出的信息长度一个存取周期内从主存调出的信息长度 一般每块可取一般每块可取一般每块可取一般每块可取4 4 至至至至8 8 个字个字个字个字HitHit，CPUCPU发出访存操作请求后，要访问的发出访存操作请求后，要访问的发出访存操作请求后，要访问的发出访存操作请求后，要访问的内容已经在缓存中。内容已经在缓存中。内容已经在缓存中。内容已经在缓存中。CPU CPU 欲访问的信息在欲访问的信息在欲访问的信息在欲访问的信息在Cache Cache 中的比率。中的比率。中的比率。中的比率。与与与与Cache Cache 的容量、与块长有关的容量、与块长有关的容量、与块长有关的容量、与块长有关 标记标记标记标记Cache Cache 块前，表示当前块与主存块对应关系的记块前，表示当前块与主存块对应关系的记块前，表示当前块与主存块对应关系的记块前，表示当前块与主存块对应关系的记号。号。号。号。第23页，此课件共47页哦访问主存总次数访问主存总次数命中率命中率访问访问Cache总命中次数总命中次数平均访问时间平均访问时间访问效率访问效率命中时命中时Cache访问时间访问时间未命中时主存访问时间未命中时主存访问时间第24页，此课件共47页哦例题：例题：例题：例题：CPUCPU访问访问访问访问CacheCache命中命中命中命中20002000次，访问主存次，访问主存次，访问主存次，访问主存5050次，次，次，次，CacheCache存取周期存取周期存取周期存取周期50ns50ns，主存存取周期，主存存取周期，主存存取周期，主存存取周期200ns200ns。求：求：求：求：Cache-M.MCache-M.M系统的命中率、平均访问时间、效率及使系统的命中率、平均访问时间、效率及使系统的命中率、平均访问时间、效率及使系统的命中率、平均访问时间、效率及使用缓存后存储系统性能提高倍数。用缓存后存储系统性能提高倍数。用缓存后存储系统性能提高倍数。用缓存后存储系统性能提高倍数。第25页，此课件共47页哦5 5、CacheCache工作过程示意框图工作过程示意框图工作过程示意框图工作过程示意框图第26页，此课件共47页哦6、Cache读操作读操作第27页，此课件共47页哦7 7、CacheCache写操作写操作写操作写操作写数据必须考虑写数据必须考虑Cache与主存保持与主存保持内容一致性内容一致性内容一致性内容一致性的问题的问题的问题的问题（1）写直达法写直达法写直达法写直达法：（存直达法）：（存直达法）把数据同时写入把数据同时写入把数据同时写入把数据同时写入CacheCacheCacheCache和主存和主存和主存和主存 简单，正确率高，增加访存次数，存取速度慢简单，正确率高，增加访存次数，存取速度慢简单，正确率高，增加访存次数，存取速度慢简单，正确率高，增加访存次数，存取速度慢（2 2）写回法写回法写回法写回法：（拷回法）：（拷回法）：（拷回法）：（拷回法）把数据写入把数据写入把数据写入把数据写入CacheCacheCacheCache并标志为并标志为并标志为并标志为“浊浊浊浊”，在该块被替换前才写回主存。，在该块被替换前才写回主存。，在该块被替换前才写回主存。，在该块被替换前才写回主存。存取速度快，读存取速度快，读存取速度快，读存取速度快，读CacheCacheCacheCache失效时要先将替换块写回主存，操作复杂。失效时要先将替换块写回主存，操作复杂。失效时要先将替换块写回主存，操作复杂。失效时要先将替换块写回主存，操作复杂。（3 3）失效法失效法失效法失效法：把数据只写入主存，并标志把数据只写入主存，并标志把数据只写入主存，并标志把数据只写入主存，并标志CacheCacheCacheCache中相应块为中相应块为中相应块为中相应块为“0 0 0 0”，使之失效。，使之失效。，使之失效。，使之失效。存取速度慢，操作简单，适宜多存取速度慢，操作简单，适宜多存取速度慢，操作简单，适宜多存取速度慢，操作简单，适宜多CacheCacheCacheCache系统系统系统系统。第28页，此课件共47页哦(1)单一缓存和单一缓存和二级缓存二级缓存 片载片载片载片载CacheCache强调速度强调速度强调速度强调速度 片外片外片外片外CacheCache强调容量强调容量强调容量强调容量(2)统一缓存和统一缓存和分立缓存分立缓存分立缓存分立缓存 将指令将指令将指令将指令Cache Cache 与数据与数据与数据与数据CacheCache分开，主要考虑因素：分开，主要考虑因素：分开，主要考虑因素：分开，主要考虑因素：主存结构是否同一、指令执行是否主存结构是否同一、指令执行是否主存结构是否同一、指令执行是否主存结构是否同一、指令执行是否指令预取指令预取指令预取指令预取和和和和指令流指令流指令流指令流水水水水控制方式。控制方式。8 8、CacheCache的改进的改进的改进的改进第29页，此课件共47页哦二、地址映像和地址变换二、地址映像和地址变换二、地址映像和地址变换二、地址映像和地址变换地址映像地址映像地址映像地址映像：存放在主存中的程序按照某种规则复制到缓存中存放在主存中的程序按照某种规则复制到缓存中存放在主存中的程序按照某种规则复制到缓存中存放在主存中的程序按照某种规则复制到缓存中地址字段分配：地址字段分配：地址字段分配：地址字段分配：CacheCache和主存都和主存都和主存都和主存都按块存储、以块交换按块存储、以块交换按块存储、以块交换按块存储、以块交换，每块内的字数相，每块内的字数相，每块内的字数相，每块内的字数相同同同同B=2B=2b，Cache块数块数C=2c c，主存块数，主存块数，主存块数，主存块数M=2M=2mm字块标志字块标志字块标志字块标志字块内地址字块内地址字块内地址字块内地址C C块块块块c c位位位位b b位位位位B B个字个字个字个字字块标志字块标志字块标志字块标志字块内地址字块内地址字块内地址字块内地址MM块块块块mm位位位位b b位位位位B B个字个字个字个字缓存地址缓存地址缓存地址缓存地址主存地址主存地址主存地址主存地址第30页，此课件共47页哦1 1、直接映像、直接映像、直接映像、直接映像：主存地址分主存地址分主存地址分主存地址分2 2 2 2部分部分部分部分:区号区号区号区号、块内地址块内地址块内地址块内地址CacheCache地址分地址分2 2部分：部分：区号、块内地址区号、块内地址主存分成若干主存分成若干区区区区，每区块数与，每区块数与，每区块数与，每区块数与CacheCacheCacheCache中块数相同；区内分中块数相同；区内分中块数相同；区内分中块数相同；区内分块块块块，每块大小与，每块大小与CacheCache块大小相等。块大小相等。每个主存块只能映像到每个主存块只能映像到每个主存块只能映像到每个主存块只能映像到CacheCacheCacheCache中中中中唯一指唯一指唯一指唯一指定定定定的块中，即相同块号的位置；但的块中，即相同块号的位置；但每个缓存块可以对应多个不同区的每个缓存块可以对应多个不同区的相同位置的主存块相同位置的主存块1 1区区区区2 2区区区区第31页，此课件共47页哦只需要比较区号只需要比较区号只需要比较区号只需要比较区号(t=m-c)就可以判断主存内容是否在缓存中就可以判断主存内容是否在缓存中主存区号主存区号主存区号主存区号字块内地址字块内地址字块内地址字块内地址c c位位位位b b位位位位CacheCache字块数字块数字块数字块数t t位位位位mm位位位位缓存区号缓存区号缓存区号缓存区号 字块内地址字块内地址字块内地址字块内地址b b位位位位t t位位位位t t 位比较器位比较器位比较器位比较器数据有效时，命中数据有效时，命中数据有效时，命中数据有效时，命中未命中，替换未命中，替换主存主存主存主存缓存缓存缓存缓存第32页，此课件共47页哦直直接接映映射射 Cache:硬硬件件实实现现块内地址译码块内地址译码块内地址译码块内地址译码发缓存区号发缓存区号发缓存区号发缓存区号发主存区号发主存区号发主存区号发主存区号比较得出比较得出比较得出比较得出“在在在在”信号信号信号信号数据有效，得出数据有效，得出数据有效，得出数据有效，得出“命中命中命中命中”缓存缓存缓存缓存有效标志位有效标志位向向向向CPUCPU输出有效数据输出有效数据输出有效数据输出有效数据CPUCPU发出的发出的发出的发出的主存地址主存地址主存地址主存地址第33页，此课件共47页哦l地址变换简单，判断主存地址变换简单，判断主存地址变换简单，判断主存地址变换简单，判断主存-缓存缓存缓存缓存区号区号区号区号即可判断即可判断即可判断即可判断“在在在在”否否否否l替换简便，同区号内容替换简便，同区号内容替换简便，同区号内容替换简便，同区号内容直接替换直接替换直接替换直接替换即可实现数据替换即可实现数据替换即可实现数据替换即可实现数据替换l可以由组成主存地址中直接提取出可以由组成主存地址中直接提取出可以由组成主存地址中直接提取出可以由组成主存地址中直接提取出CacheCacheCacheCache地址地址地址地址l l无替换算法问题无替换算法问题无替换算法问题无替换算法问题l命中后速度很快命中后速度很快命中后速度很快命中后速度很快l l块冲突率高，尤其在块冲突率高，尤其在块冲突率高，尤其在块冲突率高，尤其在CPUCPUCPUCPU访问不同区同一位置的主存块时，造访问不同区同一位置的主存块时，造访问不同区同一位置的主存块时，造访问不同区同一位置的主存块时，造成命中率低成命中率低成命中率低成命中率低l l按区替换，若缓存块数大于主存按区替换，若缓存块数大于主存按区替换，若缓存块数大于主存按区替换，若缓存块数大于主存区内块数区内块数区内块数区内块数，则无法充分利用，则无法充分利用，则无法充分利用，则无法充分利用缓存的剩余空间缓存的剩余空间缓存的剩余空间缓存的剩余空间l适宜容量大，速度高的适宜容量大，速度高的CacheCache第34页，此课件共47页哦2 2、全相联映射、全相联映射、全相联映射、全相联映射：主存地址分主存地址分2 2部分部分:区号区号、块内地址块内地址块内地址块内地址CacheCache地址分地址分2 2部分：部分：区号、块内地址区号、块内地址区号、块内地址区号、块内地址主存分成若干主存分成若干区区区区，区内分，区内分，区内分，区内分块块块块，主，主，主，主存块大小与存块大小与存块大小与存块大小与CacheCacheCacheCache块大小相等块大小相等块大小相等块大小相等每个主存块可以映像到每个主存块可以映像到每个主存块可以映像到每个主存块可以映像到CacheCacheCacheCache中中中中任任任任何何何何缓存块的位置；每个缓存块可以缓存块的位置；每个缓存块可以缓存块的位置；每个缓存块可以缓存块的位置；每个缓存块可以对应任何对应任何主存块。主存块。主存块。主存块。第35页，此课件共47页哦需全比较需全比较需全比较需全比较区号区号和和和和块内地址块内地址块内地址块内地址才能判断主存内容是否在缓存中才能判断主存内容是否在缓存中才能判断主存内容是否在缓存中才能判断主存内容是否在缓存中主存区号主存区号主存区号主存区号字块内地址字块内地址字块内地址字块内地址c c位位位位b b位位位位主存字块数主存字块数主存字块数主存字块数t t位位位位mm位位位位m m 位比较器位比较器位比较器位比较器数据有效时，命中数据有效时，命中数据有效时，命中数据有效时，命中未命中，替换未命中，替换未命中，替换未命中，替换主存主存主存主存缓存缓存缓存缓存缓存区号缓存区号缓存区号缓存区号字块内地址字块内地址字块内地址字块内地址c c位位位位b b位位位位CacheCache字块数字块数字块数字块数t t位位位位mm位位位位第36页，此课件共47页哦全全相相连连映映射射硬硬件件实实现现全地址译码全地址译码全地址译码全地址译码各缓存硬件比较得出各缓存硬件比较得出各缓存硬件比较得出各缓存硬件比较得出“在在在在”信号信号信号信号数据有效，得出数据有效，得出数据有效，得出数据有效，得出“命中命中命中命中”向向向向CPUCPU输出有效数据输