第3章 现代数字电子技术原理图输入方法PPT讲稿.ppt

第3章 现代数字电子技术原理图输入方法第1页，共65页，编辑于2022年，星期二 本章首先介绍本章首先介绍 MAX+plus EDA开发工具软件的安装和操作指南，然开发工具软件的安装和操作指南，然后分别以原理图输入法和文本输入法后分别以原理图输入法和文本输入法为例详细介绍为例详细介绍FPGA/CPLD的开发步的开发步骤和方法。骤和方法。EDAEDA开发工具及技术开发工具及技术第2页，共65页，编辑于2022年，星期二1.MAX+plus的安装方法的安装方法 1.1 安装安装 运行MAX+plus II目录中的Baselinesetup.exe以完成安装；1.2 遵守协议遵守协议 安装成功后第一次运行MAX+plus II时会弹出一个对话框提示遵守协议需要用鼠标将下拉条拉到最后OK按钮才会点亮，然后选择OK按钮即可，另外一种解决方法是按两次TAB键后OK按钮即可点亮。第3页，共65页，编辑于2022年，星期二1.MAX+plus的安装方法的安装方法1.3 1.3 授权（授权（LICENSE）文件）文件 复制CRACK名称为ALTERA.DAT的LICENSE文件，到MAX+plus II的安装目录下（如c:maxplus2）。运行MAX+plus II，进入MAX+plus II集成环境，选择OptionLicense Setup菜单，弹出一个对话框。按Browse按钮，此时选择前面复制时进入的授权文件即可。第4页，共65页，编辑于2022年，星期二MAX+plus软件授权操作提示对话框 第5页，共65页，编辑于2022年，星期二2.MAX+plus原理图输入法原理图输入法 用用MAX+plus II的的原原理理图图输输入入设设计计法法进进行行数数字字系系统统设设计计时时，不不需需要要任任何何硬硬件件描描述述语语言言知知识识，在在掌掌握握了了数数字字逻逻辑辑电电路路的的基基本本知知识识后后，即即可可使使用用MAX+plus II提供提供EDA平台，设计数字电路。平台，设计数字电路。为了方便电路设计，设计者首先应当在计算机中建立为了方便电路设计，设计者首先应当在计算机中建立自己的工程目录。例如，将自己的全部自己的工程目录。例如，将自己的全部EDA设计文件放设计文件放在在d:myeda文件夹中，而为图形编辑设计建立文件夹中，而为图形编辑设计建立d:myedamygdf文件夹，为文件夹，为VHDL文本编辑设计建立文本编辑设计建立d:myedamyvhdl等。等。第6页，共65页，编辑于2022年，星期二2.1 MAX+plus 原理图输入的基本操作原理图输入的基本操作编辑原理图编辑原理图编译设计文件编译设计文件功能仿真功能仿真产生元件符号产生元件符号引脚锁定引脚锁定时序仿真时序仿真硬件调试硬件调试编程下载编程下载第7页，共65页，编辑于2022年，星期二（1）图形编辑界面图形编辑界面2.1.1 编辑图形设计文件编辑图形设计文件 执行执行“File”“New”命令，弹出编辑文件类型对话框，选择命令，弹出编辑文件类型对话框，选择“Graphic Editor file”后按后按“OK”。第8页，共65页，编辑于2022年，星期二MAX+plus的图形编辑界面的图形编辑界面第9页，共65页，编辑于2022年，星期二（2）进入元器件选择窗）进入元器件选择窗由此输入所需要的元件名用户自己设置的元件库基本逻辑元件库老式宏函数元件库参数可设置的强函数元件库基本逻辑元件库中的元件第10页，共65页，编辑于2022年，星期二半加器（半加器（h_adder.gdf）设计项目示意图）设计项目示意图（3）图形编辑界面上构建原理图）图形编辑界面上构建原理图第11页，共65页，编辑于2022年，星期二2.1.2 编译设计图形文件编译设计图形文件 设计好的图形文件一定要通过设计好的图形文件一定要通过MAX+plusII的编译。在的编译。在MAX+plus集成环境下，执行集成环境下，执行“MAX+plus”菜单下的菜单下的“Compiler”命令，在弹出的编译对话框按命令，在弹出的编译对话框按“START”键，键，即可对即可对h_adder.gdf文件进行编译。文件进行编译。在编译中，在编译中，MAX+plusII自动完成编译网表提取自动完成编译网表提取（Compiler Netlist Extractor）、数据库建立（）、数据库建立（Database Builder）、逻辑综合（）、逻辑综合（Logic Synthesizer）、逻辑分割）、逻辑分割（Partitioner）、适配（）、适配（Fitter）、延时网表提取）、延时网表提取（Timing SNF Extractor）和编程文件汇编（）和编程文件汇编（Assembler）等操作。等操作。第12页，共65页，编辑于2022年，星期二2.1.3 产生元件符号产生元件符号在在MAX+plusII集成环境下，执行集成环境下，执行“File”菜单下菜单下的的“Create Default Symbol”命令，将通过编译的命令，将通过编译的GDF文件产生一个元件符号，并保存在工程目录中。文件产生一个元件符号，并保存在工程目录中。元件符号可以被其他图形设计文件调用，实现多层次元件符号可以被其他图形设计文件调用，实现多层次的系统电路设计。的系统电路设计。半加器元件符号半加器元件符号第13页，共65页，编辑于2022年，星期二2.1.4 功能仿真设计文件功能仿真设计文件 仿真，也称为模拟（仿真，也称为模拟（Simulation），是对电路设计的一），是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设计错误及改进方面的信息。对于拟检测，可以获得许多设计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。要。仿真包括编辑波形文件、波形文件存盘和执行仿真文仿真包括编辑波形文件、波形文件存盘和执行仿真文件等操作。件等操作。第14页，共65页，编辑于2022年，星期二h_adder的仿真结果的仿真结果第15页，共65页，编辑于2022年，星期二 上述的仿真仅是用来检查设计电路的逻辑功能是否上述的仿真仅是用来检查设计电路的逻辑功能是否正确，与实际编程下载的目标芯片还没有联系。为了获正确，与实际编程下载的目标芯片还没有联系。为了获得与目标器件对应的、精确的时序仿真文件，在对文件得与目标器件对应的、精确的时序仿真文件，在对文件编译前必须选定设计项目的目标器件，在编译前必须选定设计项目的目标器件，在Max+plusII环环境中主要选境中主要选Altera公司的公司的FPGA或或CPLD。编程下载包括选择目标芯片、引脚锁定、编译和编编程下载包括选择目标芯片、引脚锁定、编译和编程下载等操作。程下载等操作。完成选择目标芯片、引脚锁定再编译后再进行的仿真称完成选择目标芯片、引脚锁定再编译后再进行的仿真称为时序仿真，此时的仿真是针对具体的目标芯片进行的。为时序仿真，此时的仿真是针对具体的目标芯片进行的。2.1.5 编程下载设计文件编程下载设计文件第16页，共65页，编辑于2022年，星期二（1）选择目标芯片）选择目标芯片 执行执行“Assign”的的“Device”命令，选择下载芯片型命令，选择下载芯片型号。在号。在“Device Family”中选择中选择“FLE10K”，在，在Device列表中选择列表中选择“EPF10KLC84-4”芯片型号。芯片型号。第17页，共65页，编辑于2022年，星期二（2）锁）锁定引脚定引脚 选择选择EDAEDA实验实验/开发设备开发设备GW48GW48的实验结构图的实验结构图NO.6NO.6；用用“键键7 7”和和“键键8 8”分别作为分别作为A A、B B输入按键，接输入按键，接PIO12PIO12和和PIO13PIO13；用用“D8D8”和和“D7D7”作为设计电路的进位作为设计电路的进位COCO与和与和SOSO输输出显示出显示 接接PIO23PIO23和和PIO22PIO22 。第18页，共65页，编辑于2022年，星期二2.1.6 设计电路硬件调试设计电路硬件调试按实验板上的按实验板上的“模式选择模式选择”键，选择模式键，选择模式NO.6，执行向，执行向EPF10K10编程下载配置后，按动编程下载配置后，按动GW48实验板上的高低电平输入键实验板上的高低电平输入键“键键7”和和“键键8”，得到，得到A、B不同的输入组合；观察不同的输入组合；观察“D8”和和“D7”发发光二极管显示的结果是否正确。光二极管显示的结果是否正确。第19页，共65页，编辑于2022年，星期二步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹注意：注意：文件夹名不能用中文，且不可带空格。文件夹名不能用中文，且不可带空格。以以 1 位全加器的设计为例位全加器的设计为例3.1 原理图输入法的基本设计步骤原理图输入法的基本设计步骤3.FPGAFPGACPLDCPLD开发方法和步骤开发方法和步骤第20页，共65页，编辑于2022年，星期二为设计全加器新建一个文件夹作工作库文件夹名取为My_EDA注意，不可用中文！第21页，共65页，编辑于2022年，星期二步骤步骤2：输入设计项目和存盘：输入设计项目和存盘进入进入MAX+plusII，建立一个新的设计文件建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件第22页，共65页，编辑于2022年，星期二元件输入对话框元件输入对话框首先在这里用鼠标右键产生此窗，并选择“Enter Symbol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出第23页，共65页，编辑于2022年，星期二将所需元件全部调入原理图编辑窗将所需元件全部调入原理图编辑窗连接好的原理图连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器第24页，共65页，编辑于2022年，星期二连接好原理图并存盘连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中第25页，共65页，编辑于2022年，星期二步骤步骤3：将设计项目设置成工程文件：将设计项目设置成工程文件(PROJECT)首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变将当前设计文件设置成工程文件将当前设计文件设置成工程文件第26页，共65页，编辑于2022年，星期二注意，此路径指向当前的工程！第27页，共65页，编辑于2022年，星期二步骤步骤4：选择目标器件并编译：选择目标器件并编译选择最后实现本项设计的目标器件选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来第28页，共65页，编辑于2022年，星期二对工程文件进行编译、综合和适配等操作对工程文件进行编译、综合和适配等操作选择编译器编译窗第29页，共65页，编辑于2022年，星期二 完成编译！完成编译！第30页，共65页，编辑于2022年，星期二步骤步骤5：时序仿真：时序仿真(1)建立波形文件建立波形文件首先选择此项，为仿真测试新建一个文件选择波形编辑器文件第31页，共65页，编辑于2022年，星期二(2)输入信号节点输入信号节点从从SNF文件中文件中输入设计文件输入设计文件的信号节点的信号节点点击点击“LIST”SNF文件中文件中的信号节点的信号节点第32页，共65页，编辑于2022年，星期二（3）列出并选择需要观察的信号节点）列出并选择需要观察的信号节点用此键选择左窗用此键选择左窗中需要的信号中需要的信号进入右窗进入右窗最后点击最后点击“OK”第33页，共65页，编辑于2022年，星期二图图4-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点(4)设置波形参量设置波形参量在在Options菜单中消去网格对齐菜单中消去网格对齐Snap to Grid的选择的选择(消去对勾消去对勾)消去这里的勾，消去这里的勾，以便方便设置以便方便设置输入电平输入电平第34页，共65页，编辑于2022年，星期二(5)设定仿真时间设定仿真时间选择选择END TIME调整仿真时间调整仿真时间区域。区域。选择选择60微秒微秒比较合适比较合适第35页，共65页，编辑于2022年，星期二(6)加上输入信号加上输入信号为输入信号设定必要的测为输入信号设定必要的测试电平或数据试电平或数据(7)波形文件存盘波形文件存盘保存仿真波形文件保存仿真波形文件用此键改变仿真用此键改变仿真区域坐标到合适区域坐标到合适位置。位置。点击点击1，使拖黑，使拖黑的电平为高电平的电平为高电平第36页，共65页，编辑于2022年，星期二(8)运行仿真器运行仿真器运行仿真器运行仿真器选择仿真器选择仿真器运行仿真器运行仿真器第37页，共65页，编辑于2022年，星期二(9)观察分析半加器仿真波形观察分析半加器仿真波形半加器半加器h_adder.gdf的仿真波形的仿真波形第38页，共65页，编辑于2022年，星期二(10)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器打开延时时序分析窗打开延时时序分析窗选择时序分析器选择时序分析器输入输出输入输出时间延迟时间延迟第39页，共65页，编辑于2022年，星期二步骤步骤6：引脚锁定：引脚锁定可选择键可选择键8作为半作为半加器的输入加器的输入“a”选择实验电路结构图选择实验电路结构图6选择键选择键7作为半加作为半加器的输入器的输入“b”可选择发光管可选择发光管8作为半加器的作为半加器的进位输出进位输出“co”可选择发光管可选择发光管7作为半加器的作为半加器的和输出和输出“so”第40页，共65页，编辑于2022年，星期二选择实验板上选择实验板上插有的目标器件插有的目标器件目目标标器器件件引引脚脚名名和和引引脚脚号号对对照照表表键键8的引脚名的引脚名键键8的引脚名的引脚名对应的引脚号对应的引脚号第41页，共65页，编辑于2022年，星期二 引脚对应情况引脚对应情况实验板位置实验板位置 半加器信号半加器信号 通用目标器件引脚名通用目标器件引脚名 EP1K30TC144引脚号引脚号 1、键、键8：a PIO13 272、键、键7 b PIO12 263、发光管、发光管8 co PIO23 394、发光管、发光管7 so PIO22 38第42页，共65页，编辑于2022年，星期二选择引脚选择引脚锁定选项锁定选项引脚窗引脚窗第43页，共65页，编辑于2022年，星期二此处输入此处输入信号名信号名此处输入此处输入引脚名引脚名按键按键“ADD”即可即可注意引脚属性注意引脚属性错误引脚名将错误引脚名将无正确属性！无正确属性！第44页，共65页，编辑于2022年，星期二再编译一次，再编译一次，将引脚信息将引脚信息进去进去步骤步骤7：编程下载：编程下载(1)再编译1次将引脚信息编译进去第45页，共65页，编辑于2022年，星期二选择编程器，选择编程器，准备将设计准备将设计好的半加器好的半加器文件下载到目文件下载到目器件中去器件中去编程窗编程窗(2)打开编程器窗口第46页，共65页，编辑于2022年，星期二（3）设置编程下载方式）设置编程下载方式 在编程窗打开在编程窗打开的情况下选择的情况下选择下载方式设置下载方式设置选择此项下选择此项下载方式载方式第47页，共65页，编辑于2022年，星期二步骤步骤7：编程下载：编程下载(1)下载方式设定。下载方式设定。图图4-18 设置编程下载方式设置编程下载方式（4）向向EF1K30下载配置文件下载配置文件下载（配置）下载（配置）成功！成功！第48页，共65页，编辑于2022年，星期二若键若键8、7为高电平为高电平进位进位“co”为为1和和“so”为为0选择电路选择电路模式为模式为“6”模式选择键模式选择键第49页，共65页，编辑于2022年，星期二步骤步骤8：包装元件入库包装元件入库 选择菜单选择菜单“FileFile”“OpenOpen”，在在“OpenOpen”对话框中选择原对话框中选择原理图编辑文件选项理图编辑文件选项“Graphic Editor FilesGraphic Editor Files”，然后选择然后选择h_adder.gdfh_adder.gdf，重新打开半加器设计文件，然后选择重新打开半加器设计文件，然后选择 “FileFile”菜单的菜单的“Create Default SymbolCreate Default Symbol”项，将当前文件项，将当前文件变成了一个包装好的单一元件变成了一个包装好的单一元件(Symbol)Symbol)，并被放置在工程路径并被放置在工程路径指定的目录中以备后用。指定的目录中以备后用。第50页，共65页，编辑于2022年，星期二步骤步骤9：设计顶层文件：设计顶层文件(1)仿照前面的仿照前面的“步骤步骤2”，打开一个新的原理图编辑窗口，打开一个新的原理图编辑窗口在顶层编辑窗中调出已设计好的半加器元件在顶层编辑窗中调出已设计好的半加器元件第51页，共65页，编辑于2022年，星期二(2)完成全加器原理图设计完成全加器原理图设计，并以文件名并以文件名f_adder.gdf存在同一目录中存在同一目录中。(3)将当前文件设置成将当前文件设置成Project，并选择目标器件为并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件编译此顶层文件f_adder.gdf，然后建立波形仿真文件。然后建立波形仿真文件。在顶层编辑窗中设计好全加器在顶层编辑窗中设计好全加器第52页，共65页，编辑于2022年，星期二(5)对应对应f_adder.gdf的波形仿真文件，参考图中输入信号的波形仿真文件，参考图中输入信号cin、bin和和ain输入信号电平的设输入信号电平的设置，启动仿真器置，启动仿真器Simulator，观察输出波形的情况。观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。1位全加器的时序仿真波形位全加器的时序仿真波形第53页，共65页，编辑于2022年，星期二设计流程归纳设计流程归纳MAX+plusII一般设计流程一般设计流程第54页，共65页，编辑于2022年，星期二2位十进制数字频率计设计位十进制数字频率计设计1.设计有时钟使能的两位十进制计数器设计有时钟使能的两位十进制计数器(1)(1)设计电路原理图。设计电路原理图。用用74390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器第55页，共65页，编辑于2022年，星期二(2)计数器电路实现计数器电路实现调出元件调出元件74390 从从Help中了解中了解74390的详细功能的详细功能第56页，共65页，编辑于2022年，星期二(3)波形仿真波形仿真两位十进制计数器工作波形两位十进制计数器工作波形第57页，共65页，编辑于2022年，星期二2.频率计主结构电路设计频率计主结构电路设计两位十进制频率计顶层设计原理图文件两位十进制频率计顶层设计原理图文件第58页，共65页，编辑于2022年，星期二两位十进制频率计测频仿真波形两位十进制频率计测频仿真波形第59页，共65页，编辑于2022年，星期二3.测频时序控制电路设计测频时序控制电路设计测频时序控制电路测频时序控制电路测频时序控制电路工作波形测频时序控制电路工作波形第60页，共65页，编辑于2022年，星期二4.频率计顶层电路设计频率计顶层电路设计频率计顶层电路原理图频率计顶层电路原理图(文件：文件：ft_top.gdf)第61页，共65页，编辑于2022年，星期二频率计工作时序波形频率计工作时序波形第62页，共65页，编辑于2022年，星期二实实验验目目的的：熟悉原理图输入法中74系列等宏功能元件的使用方法，掌握更复杂的原理图层次化设计技术和数字系统设计方法，完成8位十进制频率计的设计。原原理理说说明明：利用第2节介绍的2位计数器模块连接它们的计数进位，用4个计数模块就能完成一个8位有时钟使能的计数器；对于测频控制器的控制信号，在仿真过程中应该注意它们可能的毛刺现象。最后按照第2节中的设计流程和方法即可完成全部设计。实验实验 8位十进制频率计的设计位十进制频率计的设计第63页，共65页，编辑于2022年，星期二实实验验内内容容1：首先按照本章第2节介绍的方法与流程，完成2位频率计的设计，包括原理图输入、编译、综合、仿真等。实实验验内内容容2：建立一个新的原理图设计层次，在完成实验内容1的基础上将其扩展为8位频率计，仿真测试该频率计待测信号的最高频率。实验实验 8位十进制频率计的设计位十进制频率计的设计第64页，共65页，编辑于2022年，星期二思思考考题题：为了产生测频控制信号，还有什么其他更简单的电路可以获得第二节所得到的波形？提示CNT_EN 的反向信号可看作LOCK信号。实实验验报报告告：详细给出各层次的原理图、工作原理、电路的仿真波形图和波形分析。实验实验 8位十进制频率计的设计位十进制频率计的设计第65页，共65页，编辑于2022年，星期二