计数器的设计应用精选文档.ppt

计数器的设计应用本讲稿第一页，共十四页 计数器的设计应用计数器的设计应用1 1学习用集成触发器构成计数器的方法学习用集成触发器构成计数器的方法2 2掌握中规模集成计数器的使用及功能测试掌握中规模集成计数器的使用及功能测试方法方法3 3运用集成计数器构成运用集成计数器构成1/N1/N分频器分频器一、实验目的一、实验目的本讲稿第二页，共十四页 二、实验设备1 1、数字实验箱：、数字实验箱：直流稳压电源直流稳压电源 逻辑电平开关逻辑电平开关 电平指示器电平指示器2 2、数字集成电路：、数字集成电路：74LS74(CD4013)74LS74(CD4013)74LS192(CD40192)74LS192(CD40192)74LS00(CD4011)74LS00(CD4011)本讲稿第三页，共十四页脉冲源脉冲源-+单次脉冲单次脉冲译码显示电路译码显示电路本讲稿第四页，共十四页三、实验原理三、实验原理计计数器是一个用以数器是一个用以实现计实现计数功能的数功能的时时序部件，它不序部件，它不仅仅可可用来用来计计脉冲数，脉冲数，还还常用作数字系常用作数字系统统的定的定时时、分、分频频和和执执行行数字运算以及其它特定的数字运算以及其它特定的逻辑逻辑功能。功能。计计数器的分数器的分类类：制式：制式：二进制计数器，十进制计数器、任意进制计数器二进制计数器，十进制计数器、任意进制计数器 加计数、减计数、可逆计数器加计数、减计数、可逆计数器 可预置数、可编程计数器可预置数、可编程计数器 本讲稿第五页，共十四页 1 1、用、用 D D 触发器构成异步二进制加触发器构成异步二进制加/减计数器减计数器双D触发器CD4013引脚逻辑函数式：逻辑函数式：Q Qn+1n+1=Q=Qn nQ Qn+1n+1=Q=Qn nT T触发器触发器+-本讲稿第六页，共十四页 2 2、中规模十进制计数器、中规模十进制计数器CC40192CC40192中规模十进制计数器40192引脚CC40192是同步十是同步十进进制可逆制可逆计计数器，具有双数器，具有双时钟输时钟输入，入，并具有清除和置数等功能并具有清除和置数等功能。置数端置数端加加计计数端数端减减计计数端数端非同步非同步进进位位输输出出非同步借位非同步借位输输出出本讲稿第七页，共十四页 2 2、中规模十进制计数器、中规模十进制计数器CC40192CC40192输输 入入输输 出出CR1000000dcbadcba011加加 计计 数数011减减 计计 数数本讲稿第八页，共十四页 3 3、计数器的级联、计数器的级联本讲稿第九页，共十四页 4 4、任意进制计数器、任意进制计数器 1）用复位法获得任意进制计数器 2）使用预置功能获得任意进制计数器本讲稿第十页，共十四页四、实验内容与步骤四、实验内容与步骤 将RD端接实验箱的逻辑开关；低位CP0接单次脉冲源，输出端接逻辑电平指示器，各个SD接高电平；清零后，逐个送入单次脉冲，观察并纪录输出端Q和Q 的状态（换成连续脉冲，观察输出状态）将低位Q端与高一位的CP端相连构成减法计数器，重复 1 1、用、用 D D 触发器构成异步二进制加触发器构成异步二进制加/减计数器减计数器本讲稿第十一页，共十四页 2 2、测试中规模十进制计数器、测试中规模十进制计数器CC40192CC40192的逻辑功能的逻辑功能 分别测试40192的清除、置数、加计数、减计数等功能 用两片40192组成两位十进制加法计数器，输入1Hz连续 脉冲，进行00-99的计数，做记录；用两片40192组成两位十进制减法计数器，输入1Hz连续 脉冲，进行99-00的计数，做记录；本讲稿第十二页，共十四页 3 3、六进制计数器的实现、六进制计数器的实现使用复位法，实现六进制计数器的逻辑功能：本讲稿第十三页，共十四页触发器之间的相互转换触发器之间的相互转换-1 1）JKJK触发器转换为触发器转换为T T、T T触发器触发器 2 2）将）将D D触发器转换为触发器转换为T T触发器触发器 3 3）将）将JKJK触发器转换为触发器转换为D D触发器触发器Q Qn+1n+1=Q=Qn nQ Qn+1n+1=JQ=JQn n+KQ+KQn n Q Qn+1n+1=JQ=JQn n+KQ+KQn n Q Qn+1n+1=TQ=TQn n+TQ+TQn n Q Qn+1n+1=Q=Qn nQ Qn+1n+1=Q=Qn nQ Qn+1n+1=Q=Qn n本讲稿第十四页，共十四页