PCBEMC设计指导书.pdf

PCB EMC设计指导书设计指导书 前 言前 言本技术规范根据国家标准GJB72-85 和原邮电部标准以及国际标准系列标准编制而成。本规范于 月月日首次发布。本规范起草单位：本规范主要起草人：本规范批准人：本规范修改记录：前 言 电磁兼容性(EMC-Electromagnetic Compatibility)，根据国家军用标准GJB72-85电磁干扰和电磁兼容性名词术语第5.10条，定义为：“设备(分系统、系统)在共同的电磁环境中能一起执行各自功能的共存状态。即：该设备不会由于受到处于同一电磁环境中其他设备的电磁发射导致或遭受不允许的降级；它也不会使同一电磁环境中其他设备(分系统、系统)，因受其电磁发射而导致或遭受不允许的降级。”纵观国内外业界精英的做法，无一不是在产品的预研、开发阶段投入大量精力，在设计阶段开展EMC工作，避免可能出现的电磁兼容问题。我司在EMC等产品专项工程方面也开展了一系列的研究并取得一定的成绩，EMC特别工作小组、EMC专业实验室、CAD研究部、SI研究部、机电工程部以及相关产品线均做出一些探索性的工作。作为EMI的源头，器件选型、原理设计、PCB设计已逐渐引起重视，硬件开发人员对PCB的EMC设计提出了要求。为了对PCB的EMC设计成果加以总结、推广，同时对一些未知的领域进行积极的探索，以CAD研究部、SI研究部为主，在机电部、EMC实验室、传输产品线的积极参与下，编制了PCB的EMC设计指导书。在此，对参与此书编写的汤昌茂、钟章明、姚习武、何平华、潘丰斌、孟繁涛等同事表示热烈的祝贺，对积极提供资料、参与评审、校正的吕鸿涛、姜向忠、胡庆虎、南建峰、吴雨佳、沈晓兰、吴均、于小卫、唐晟等同事、领导表示衷心的感谢，对自始至终参与指导、评审的EMC特别工作小组全体成员表示由衷的谢意。参与本书编写的有：本书由 负责校核和编辑，指导书定位为PCB的EMC设计参考，谨供硬件工程师进行PCB设计时参考，可以充分借鉴现有的工作经验，在多种因素中进行折衷考虑，成功地完成原理图的物理实现。文中的有些观点、建议仅仅是现有工作经验的总结，由于EMC领域的诸多未知因素，加上编者的水平有限，错误、疏漏之处在所难免，还望大家不断批评、指正。对于本文的任何不明白之处，以及任何有益建议请与CAD研究部（兼EMC特工组）的 联系），共同探讨PCB的EMC设计过程中的任何实际问题。编者 目 次224.1 接地的含义.224 地的分割与汇接.213.4.7 储能电容的设计.203.4.6 去耦电容与旁路电容的设计建议.193.4.5 电容器的选择.183.4.4 ESL对并联电容幅频特性的影响.183.4.3 ESR对并联电容幅频特性的影响.163.4.2 电容自谐振问题.163.4.1 滤波电容的种类.163.4 电容在PCB的EMC设计中的应用.163.3.2 滤波电路的布局与布线.153.3.1 滤波电路的形式.153.3 滤波电路.143.2.5 共模电感.133.2.4 铁氧体磁珠.133.2.3 电容.133.2.2 电感.133.2.1 电阻.133.2 滤波器件.113.1 概述.113 滤波.102.2.5 滤波器件.102.2.4 总线驱动部分.102.2.3 电感线圈.92.2.2 时钟部分.92.2.1 电源部分.92.2 特殊器件的布局.82.1.4 综合布局.82.1.3 按信号类型分.82.1.2 按频率划分.82.1.1 按功能划分.82.1 模块划分.72 模块划分及特殊器件的布局.31.3.3 电源层、地层、信号层的相对位置.31.3.2 Vcc、GND 作为参考平面，两者的作用与区别.31.3.1 Vcc、GND 平面的阻抗以及电源、地之间的EMC环境问题.31.3 电源层、地层、信号层的相对位置.21.2 单板的性能指标与成本要求.21.1.2 信号层数.21.1.1 Vcc、GND的层数.21.1 合理的层数.11 层的设置.1第一部分 布局.14 引用标准和参考资料.13 定义.12 范围.11 目的.516.1.1 对电源/地平面分割造成的开槽.516.1 开槽的产生.516 跨分割区及开槽的处理.505.2.2 过孔数量对信号质量的影响.495.2.1 过孔对阻抗控制的影响.495.2 过孔对信号传导与辐射发射影响.485.1.2 对过孔模型的影响因素.485.1.1 过孔的数学模型.475.1 过孔模型.475 过孔.474 特殊信号的处理.463.5 阻抗控制案例.453.4.2 屏蔽地线线宽对阻抗的影响.433.4.1 地线与信号线之间的间距对信号线阻抗的影响.433.4 屏蔽地线对阻抗的影响.433.3.3 当介质厚度为25 mil时的差分阻抗随差分线间距的变化趋势.423.3.2 当介质厚度为13 mil时的差分阻抗随差分线间距的变化趋势.413.3.1 当介质厚度为5mil时的差分阻抗随差分线间距的变化趋势.413.3 差分阻抗控制.403.2 生产工艺对对阻抗控制的影响.383.1.3 偶模阻抗、奇模阻抗、差分阻抗.373.1.2 特征阻抗.363.1.1 输入阻抗：.363.1 特征阻抗的物理意义.363 阻抗控制.352.2 布线层的优先级别.332.1.3 微带线与带状线的比较.322.1.2 带状线（Stripline）.322.1.1 微带线（Microstrip）.322.1 表层与内层走线的比较.322 优选布线层.301.3 串扰.281.4 传输线的反射.271.3.2 带状线（Stripline）.261.3.1 微带线（microstrip）.261.3 传输线的种类.261.2 传输线模型.261.1 概述：.261 传输线模型及反射、串扰.26第二部分 布线.254.4.3 单板接地方式.254.4.2 背板接地方式.254.4.1 系统接地方式.244.4 关于接地方式的一般选取原则：.244.3.4 以上各种方式组成的混合接地方式.234.3.2 多点接地.234.3.1 单点接地.224.3 基本的接地方式.224.2 接地的目的.704.2 大面积接地.704.1 接地分类.704 接地.693.2 频率合成器数据线、时钟线、使能线的滤波.683.1 电源和控制线的滤波.683 滤波.672.5 屏蔽腔的尺寸.662.4 屏蔽材料和方法.662.3 敏感电路和强辐射电路.652.2 器件布局.652.1 隔离.652 隔离与屏蔽.641.2 射频专用板材.641.1 普通板材.641 板材.64第四部分 射频PCB的EMC设计.632.3.3屏蔽层.632.3.2 地分割与各种地的连接.632.3.1 电源分割及热插拔对电源的影响.632.3 电源、地分配.632.2 阻抗匹配.622.1.2 接插件模型与针信号排布.622.1.1 接插件的选型.622.1 接插件的信号排布与EMC设计.622 背板的EMC设计.611.2.2 板间互连电平、驱动器件的选择.601.2.1 板位结构影响；.601.2 单板板位结构.591.1 单板信号的互连要求.591 背板槽位的排列.59第三部分 背板的EMC设计.597.5 EMC与信号质量关系小结：.597.4 EMC与信号质量的不同点.597.3 EMC与信号质量的相同点.587.2 信号质量简介.577.1 EMC简介.577 信号质量与EMC.566.3.6 跨“静地”分割的处理.556.3.5 高密度接插件的处理.556.3.4 接插件（对外）不应放置在地层隔逢上.546.3.3 当跨开槽走线不可避免时，应该进行桥接.546.3.2 当PCB板上存在不相容电路时，应该进行分地的处理.546.3.1 需要严格的阻抗控制的高速信号线，其轨线严禁跨分割走线.546.3 对开槽的处理.536.2.3 信号跨越电源平面或地平面上的开槽的问题.536.2.2 分地”的概念.526.2.1 高速信号与低速信号的面电流分布.526.2 开槽对PCB板EMC性能的影响.516.1.2 通孔过于密集形成开槽.791.5 布线和供电.791.4.5 耐划痕试验.791.4.4 抗电强度试验.791.4.3 热循环试验与热老化试验.791.4.2 印制板材料的阻燃等级.791.4.1 PCB板的机械强度.791.4 涂覆印制板.781.3 爬电距离与电气间隙.771.2.4 可更换电池.771.2.3 PCB上的熔断器.761.2.2 电击和能量的危险.761.2.1 对安全标识通用准则.761.2 安全标识.761.1 引言.76第五部分 附录.766 其它设计考虑：.755.8 射频信号走线两边包地铜皮.755.7 带状线布线 .735.6 微带线基本元件.735.5 微带线功分器.735.4 微带线耦合器.725.3 微带线布线.725.2 转角.715.1 阻抗控制.715 布线.714.5 接地平面的分布.714.4 接地时应注意的问题.704.4 射频器件接地.704.3 分组就近接地.深圳市公司技术有限公司技术规范深圳市公司技术有限公司技术规范Q/DKBA0.200.XXX-1999 PCB EMC设计指导书1.01 目的目的本指导书旨在指导公司PCB的EMC设计，将电路EMC设计要求在PCB中得以实现。本书旨在对我司PCB的EMC设计现有成果加以总结、推广，结合我司PCB设计过程中的经验教训以及产品的EMC测试数据，谨供各硬件工程师进行PCB的EMC设计时参考。本指导书会不断升级，请使用最新版本。2 范围范围本指导书适用于单板、背板的EMC设计。3 定义定义 EMC：Electromagnetic Compatibility，电磁兼容 EMI：Electromagnetic Interference，电磁干扰4 引用标准和参考资料引用标准和参考资料下列标准包含的条文，通过在本标准中引用而构成本标准的条文。在标准出版时，所示版本均为有效。所有标准都会被修订，使用本标准的各方应探讨，使用下列标准最新版本的可能性。PCB设计规范GB4943-2000 信息技术设备的安全 IEC 60950 Safty of Infomation Technology Equiment电磁兼容原理与设计（电子科大）电子电路实用抗干扰技术如何设计符合电磁兼容要求的印刷电路板布线EMC培训讲义（Training for EMC design)实践电磁兼容技术Emi BookHigh-Speed Digital Design指导书内容指导书内容 1第一部分布局第一部分布局1 层的设置层的设置 在PCB的EMC设计考虑中，首先涉及的便是层的设置；单板的层数由电源、地的层数和信号层数组成；电源层、地层、信号层的相对位置以及电源、地平面的分割对单板的EMC指标至关重要。1.1 合理的层数合理的层数根据单板的电源、地的种类、信号密度、板级工作频率、有特殊布线要求的信号数量，以及综合单板的性能指标要求与成本承受能力，确定单板的层数；对于EMC指标要求苛刻（如：产品需认证CISPR16 CLASS B）而相对成本能承受的情况下，适当增加地平面乃是PCB的EMC设计的杀手锏之一。1.1.1 Vcc、GND的层数的层数单板电源的层数由其种类数量决定；对于单一电源供电的PCB，一个电源平面足够了；对于多种电源，若互不交错，可考虑采取电源层分割（保证相邻层的关键信号布线不跨分割区）；对于电源互相交错（尤其是象8260等IC，多种电源供电，且互相交错）的单板，则必须考虑采用2个或以上的电源平面，每个电源平面的设置需满足以下条件：?单一电源或多种互不交错的电源；?相邻层的关键信号不跨分割区；地的层数除满足电源平面的要求外，还要考虑：?元件面下面（第2层或倒数第2层）有相对完整的地平面；?高频、高速、时钟等关键信号有一相邻地平面；?关键电源有一对应地平面相邻（如48V与BGND相邻）。1.1.2 信号层数信号层数 在CAD室现行工具软件中，在网表调入完毕后，EDA软件能提供一布局、布线密度参数报告，由此参数可对信号所需的层数有个大致的判断；经验丰富的CAD工程师，能根据以上参数再结合板级工作频率、有特殊布线要求的信号数量以及单板的性能指标要求与成本承受能力，最后确定单板的信号层数。信号的层数主要取决于功能实现，从EMC的角度，需要考虑关键信号网络（强辐射网络以及易受干扰的小、弱信号）的屏蔽或隔离措施。1.2 单板的性能指标与成本要求单板的性能指标与成本要求面对日趋残酷的通讯市场竞争，我们的产品开发面临越来越大的压力；时间、质量、成本是我们能否战胜对手乃至生存的基本条件。对于高端产品，为了尽快将质量过硬的产品推向市场，适当的成本增加在所难免；而对于成熟产品或价格压力较大的产品，我们必须尽量减少层数、降低加工难度，用性价比合适的产品参与市场竞争。对于消费类产品，如，电视、VCD、计算机的 2主板一般都使用6层以下的PCB板，而且会为了满足大批量生产的要求、严格遵守有关工艺规范、牺牲部分性能指标。但对于诸如我司当初的GSM、目前的GSR等产品；为了尽快将稳定产品推向市场，在开发的初始阶段，过于强调成本、加工工艺因素毫无疑会对产品的开发进度、质量造成一定的影响。以下为目前我司与PCB供应商达成的PCB板加工价格列表，大家在考虑性能、成本时可作参考：（为保密，此表只给出以板厚为2.0mm的4层样板每平方厘米价格的比值，仅供参考）（资料来源：采购部2000年7月提供）10.599.12167.656.47142.212.155.594.56121.621.623.973.35101.531.292.472.0381.030.821.761.4160.620.591.261（参考基准）40.340.320.590.472板厚3.0mm板厚2.0mm板厚3.0mm板厚2.0mm批量板样板层数1.3 电源层、地层、信号层的相对位置1.3.1 Vcc、GND 平面的阻抗以及电源、地之间的平面的阻抗以及电源、地之间的EMC环境问题环境问题（此问题有待深入研究、以下列出现有部分观点，仅供参考）?电源、地平面存在自身的特性阻抗，电源平面的阻抗比地平面阻抗高；?为降低电源平面的阻抗，尽量将PCB的主电源平面与其对应的地平面相邻排布并且尽量靠近，利用两者的耦合电容，降低电源平面的阻抗；?电源地平面构成的平面电容与PCB上的退耦电容一起构成频响曲线比较复杂的电源地电容，它的有效退耦频带比较宽，（但存在谐振问题）。1.3.2 Vcc、GND 作为参考平面，两者的作用与区别作为参考平面，两者的作用与区别电源、地平面均能用作参考平面，且有一定的屏蔽作用；但相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电位势差；从屏蔽的角度，地平面一般均作了接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面；在选择参考平面时，应优选地平面。1.3.3 电源层、地层、信号层的相对位置电源层、地层、信号层的相对位置对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个EMC工程师都不能回避的话题；单板 层的排布一般原则：a.元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；b.所有信号层尽可能与地平面相邻；3c.尽量避免两信号层直接相邻；d.主电源尽可能与其对应地相邻；e.兼顾层压结构对称。对于母板的层排布，鉴于我司现有母板很难控制平行长距离布线，对于板级 工作频率在50MHZ以上的（50MHZ以下的情况可参照，适当放宽），建议排布原则：a.元件面、焊接面为完整的地平面（屏蔽）；b.无相邻平行布线层；c.所有信号层尽可能与地平面相邻；d.关键信号与地层相邻，不跨分割区。注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，根据实际单板的需求，如：是否需要一关键布线层、电源、地平面的分割情况等，确定层的排布，切忌生搬硬套，或抠住一点不放。鉴于篇幅有限，本文仅列出一般原则，供大家参考。以下为单板层的排布的具体探讨：*四层板，优选方案1，可用方案3。SGPS2113PSSG2112SPGS21114321信号层数地层数电源层数方案方案1TOPGNDPOWERBOTTOM 此方案为CAD室现行四层PCB的主选层设置方案，在元件面下有一地平面，关键信号优选布TOP层；至于层厚设置，有以下建议：?满足阻抗控制?芯板（GND到POWER）不宜过厚，以降低电源、地平面的分布阻抗；保证电源平面的去藕效果；为了达到一定的屏蔽效果，有人试图把电源、地平面放在TOP、BOTTOM层，即采用方案2：4GNDPOWERS1S2此方案为了达到想要的屏蔽效果，至少存在以下缺陷：?电源、地相距过远，电源平面阻抗较大?电源、地平面由于元件焊盘等影响，极不完整?由于参考面不完整，信号阻抗不连续实际上，由于我司大量采用表贴器件，对于器件越来越密的情况下，本方案的电源、地几乎无法作为完整的参考平面，预期的屏蔽效果很难实现；方案2使用范围有限。但在个别单板中，方案2不失为最佳层设置方案。以下为方案2在XX产品的接口滤波板中的使用案例；案例（特例）：在XX产品的接口滤波板XXX的设计过程中，出现了以下情况：A，整板无电源平面，只有GND、PGND各占一个平面；B，整板走线简单，但作为接口滤波板，布线的辐射必须关注；C，该板贴片元件较少，多数为插件。分析：1，由于该板无电源平面，电源平面阻抗问题也就不存在了；2，由于贴片元件少（单面布局），若表层做平面层，内层走线，参考平面的完整性基本得到保证，而且第二层可铺铜保证少量顶层走线的参考平面；3，作为接口滤波板，PCB布线的辐射必须关注，若内层走线，表层为GND、PGND，走线得到很好的屏蔽，传输线的辐射得到控制；鉴于以上原因，在本板的层的排布时，我们决定采用方案2，即：GND、S1、S2、PGND，由于表层仍有少量短走线，而底层则为完整的地平面，我们在S1布线层铺铜，保证了表层走线的参考平面；在传输XX产品的五块接口滤波板中，出于以上同样的分析，设计人员吴均决定采用方案2，同样不失为层的设置经典。列举以上特例，就是要告诉大家，要领会层的排布原则，而非机械照搬。方案3：5TOPGNDPOWERBOTTOM此方案同方案1类似，适用于主要器件在BOTTOM布局或关键信号底层布线的情况；一般情况下，限制使用此方案；*六层板，优选方案3，可用方案1，备用方案2、4S3PG2S2G1S13214S3G2PS2G1S13213S4S3PGS2S14112S4PS3S2GS14111654321信号地电源方案 对于六层板，优先考虑方案3，优选布线层S2，其次S3、S1。主电源及其对应的地布在4、5层，层厚设置时，增大S2-P之间的间距，缩小P-G2之间的间距（相应缩小G1-S2层之间的间距），以减小电源平面的阻抗，减少电源对S2的影响；在成本要求较高的时候，可采用方案1，优选布线层S1、S2，其次S3、S4，与方案1相比，方案2保证了电源、地平面相邻，减少电源阻抗，但S1、S2、S3、S4全部裸露在外，只有S2才有较好的参考平面；对于局部、少量信号要求较高的场合，方案4比方案3更适合，它能提供极佳的布线层S2。*八层板：优选方案2、3、可用方案1S4P2G2S3S2P1G1S14225S4G3S3P2P1S2G1S14224S4P2S3G2P1S2G1S14223S4G3S3PG2S2G1S14312S5G2S4PS3S2G1S1521187654321信号地电源方案对于单电源的情况下，方案2比方案1减少了相邻布线层，增加了主电源与对应地相邻，保证了所有信号层与地平面相邻，代价是：牺牲一布线层；对于双电源的情况，推荐采用方案3，方案3兼顾了无相邻布线层、层压结构对称、主电源与地相邻等优点，但S4应减少关键布线；方案4：无相邻布线层、层压结构对称，但电源平面阻抗较高；应适当加大3-4、5-6，缩小2-3、6-7之间层间距；6 方案5：与方案4相比，保证了电源、地平面相邻；但S2、S3相邻，S4以P2作参考平面；对于底层关键布线较少以及S2、S3之间的线间窜扰能控制的情况下此方案可以考虑；*十层板：推荐方案2、3、可用方案1、4S4G4S3G3P2P1G3S2G1S14424S5G3S4P2G2S3P1S2G1S15323S5G4S4PG3S3G2S2G1S15412S6G3S5S4PG2S3S2G1S1631110987654321信号地电源方案方案3：扩大3-4与7-8各自间距，缩小5-6间距，主电源及其对应地应置于6、7层；优选布线层S2、S3、S4，其次S1、S5；本方案适合信号布线要求相差不大的场合，兼顾了性能、成本；推荐大家使用；但需注意避免S2、S3之间平行、长距离布线；方案4：EMC效果极佳，但与方案3比，牺牲一布线层；在成本要求不高、EMC指标要求较高、且必须双电源层的关键单板，建议采用此种方案；优选布线层S2、S3,对于单电源层的情况，首先考虑方案2，其次考虑方案1。方案1具有明显的成本优势，但相邻布线过多，平行长线难以控制；*十二层板：推荐方案2、3，可用方案1、4、备用方案5S7G3S6P2S5S4G2P1S3S2G1S17325S5G5S4G4P2P1G3S3G2S2G1S15524S6G4S5P2S4G3P1S3G2S2G1S16423S6G5S5G4S4PG3S3G2S2G1S16512S7G4S6S5G3S4PS3G2S2G1S17411121110987654321信号地电源方案以上方案中，方案2、4具有极好的EMC性能，方案1、3具有较佳的性价比；对于14层及以上层数的单板，由于其组合情况的多样性，这里不再一一列举。大家可按照以上排布原则，根据实际情况具体分析。以上层排布作为一般原则，仅供参考，具体设计过程中大家可根据需要的电源层数、布线层数、特殊布线要求信号的数量、比例以及电源、地的分割情况，结合以上排布原则灵活掌握；对于个别有争议的内容我们尽可能提供相关的实验数据、案例，给予界定，在此之前，建议大家优选推荐方案。2 模块划分及特殊器件的布局模块划分及特殊器件的布局 谈PCB的EMC设计,不能不谈PCB的模块划分及关键器件的布局。这一方面是某些频率发生器件、驱动器、电源模块、滤波器件等在PCB上的相对位置和方向都会对电磁场的发射和接收产生巨大影响，另一方面以上布局的优劣将直接影响到布线的质量。2.1 模块划分模块划分 72.1.1 按功能划分按功能划分 各种电路模块实现不同的功能，比如说时钟电路；放大电路；驱动电路；A/D、D/A转换电路；I/O电路、开关电源、滤波电路等等。一个完整的设计可能包含了其中多种功能的电路模块。在进行PCB设计时，我们可依据信号流向，对整个电路进行模块划分。从而保证整个布局的合理性，达到整体布线路径短，各个模块互不交错，减少模块间互相干扰的可能性。2.1.2 按频率划分按频率划分按照信号的工作频率和速率可以对电路模块进行划分：高、中、低渐次展开，互不交错。2.1.3 按信号类型分按信号类型分按信号类型可以分为数字电路和模拟电路两部分。为了降低数字电路对模拟电路的干扰，使他们能和平共处、达到兼容状态，在PCB布局时需要给他们定义不同的区域，从空间上进行必要的隔离，减小相互之间的耦合。对于数、模转换电路，如A/D、D/A转换电路，应该布放在数字电路和模拟电路的交界处，器件布放的方向应以信号的流向为前提，使信号引线最短，并使模拟部分的管脚位于模拟地上方，数字部分的管脚位于数字地上方。2.1.4 综合布局综合布局 电路布局的一个原则，就是应该按照信号流向关系，尽可能做到使关键的高速信号走线最短，其次考虑电路板的整齐、美观。时钟信号应尽可能短，若时钟走线无法缩短，则应在时钟线的两侧加屏蔽地线。对于比较敏感的信号线，也应考虑屏蔽措施。时钟电路具有较大的对外辐射，会对一些较敏感的电路，特别是模拟电路产生较大的影响，因此在电路布局时应让时钟电路远离其他无关电路；为了防止时钟信号的对外辐射，时钟电路一般应远离I/O电路和电缆连接器。低频数字I/O电路和模拟I/O电路应靠近连接器布放，时钟电路、高速电路和存储器等器件常布放在电路板的最靠近里边（远离拉手条）的位置；中低速逻辑电路一般放在电路板的中间位置；如果有A/D、D/A电路，则一般放在电路板最中间的位置。下面是一些基本要点：1.区域分割，不同功能种类的电路应该位于不同的区域，如对数字电路、模拟电路、接口电路、时钟、电源等进行分区。2.数、模转换电路应布放在数字电路区域和模拟电路区域的交接处。3.时钟电路、高速电路、存储器电路应布放在电路板最靠近里边（远离拉手条）的位置；低频I/O电路和模拟I/O电路应靠近HEAD头布放。4.应该采用基于信号流的布局，使关键信号和高频信号的连线最短，而不是首先考虑电路板的整齐、美观。5.功率放大与控制驱动部分远离屏蔽体的局部开孔,并尽快离开本板。6.晶振、晶体等就近对应的IC放置。7.基准电压源（模拟电压信号输入线、A/D变换参考电源）要尽量远离数字信号。2.2 特殊器件的布局2.2.1 电源部分电源部分 8在分散供电的单板上都要一个或者多个DC/DC电源模块，加上与之相关的电路，如滤波，防护等电路共同构成单板电源输入部分。现代的开关电源是EMI产生的重要源头，干扰频带可以达到300MHz以上，系统中多个单板都有自己独立的电源，但干扰却能通过背板或空间传播到其他的单板上，而单板供电线路越长，产生的问题越大，所以电源部分必须安装在单板电源入口处。如果存在大面积的电源部分，也要求统一放在单板一测。下面是一个比较好的放置方法，也是大多数单板所采用的方法。电 源入 口插 座背 板电 源 部 分12 电源部分放置方向主要是考虑输入输出线的顺畅，避免交叉。另外，因为往往单板的电源部分相对比较独立，而又常常会产生EMI的问题，所以推荐利用过孔带或分割线将电源部分和其他电路部分进行隔离，见下图：电 源入 口插 座背 板电 源 部 分12过 孔 带2.2.2 时钟部分时钟部分时钟往往是单板最大的干扰源，也是进行PCB设计时最需要特殊处理的地方。布局时一方面要使时钟源离单板板边（尤其是拉手条）距离尽量大，另一方面要使时钟输出到负载的走线尽量短。在布线部分中，我们提到对时钟线要优先考虑布内层，并进行必要的匹配、屏蔽等处理。2.2.3 电感线圈电感线圈线圈（包括继电器）是最有效的接受和发射磁场的器件（在继电器选型时应尽量考虑采用固态继电器）。建议线圈放置在离EMI源尽量远的地方，这些发射源可能是开关电源、时钟输出、总线驱动等。线圈下方PCB板上不能有高速走线或敏感的控制线，如果不能避免，就一定要考虑线圈的方向问题，要使场强方向和线圈的平面平行，保证穿过线圈的磁力线最少。92.2.4 总线驱动部分总线驱动部分随着系统容量越来越大，总线速率越来越高，总线驱动能力要求也越来越高，而总线数量同时大量增加，而总线匹配难以做到十分完美，所以一般总线驱动器（如16244）附近的辐射场强很高，在部分单板的测量过程中，我们总线驱动部分是时钟之外的另一主要EMI源。在布局上，要求总线驱动部分离单板拉手条的距离尽量远，减小对系统外的辐射，同时要求驱动后信号到宿的距离尽量靠近。如下图：背 板驱动器匹 配拉 手 条必要的时候可以考虑在大量的总线驱动部分加局部屏蔽体。2.2.5 滤波器件滤波器件滤波措施是必不可少也是最常用的对策手段，原理设计中经常是注意到了很多的滤波措施，比如去耦电容、三端电容、磁珠，电源滤波，接口滤波等，但在进行PCB设计时，如果滤波器件的位置放置不当，那么滤波效果将大打折扣，甚至起不到滤波作用。滤波器件安装的一般考虑是就近原则。例如：去耦电容要尽量靠近IC的电源管脚；电源滤波要尽量靠近电源输入或电源输出；局部功能模块的滤波要靠近模块的入口；对外接口的滤波（如磁珠等）要尽量靠近接插件等。下面的图给一个直观的范例：10LV注：-滤 波 单 元LV电 源 输 入DC/DCDC/DCDC/DC隔 离 过 孔 带LVLVLV ICCCCCC-去 耦 电 容连 接 器LV母 板拉 手 条LV3 滤波滤波3.1 概述概述在PCB设计中，滤波既包括专门的信号滤波器的设计，也包括大量电源滤波电容的使用。滤波是必不可少的：一方面，通过其它方式并不能完全抑制进出设备的传导噪声，当电气信号进出设备时，必须进行有效地滤波；另一方面，集成芯片的输出状态的变化或其它原因会使芯片供电电源上产生一定的噪声，并影响该芯片本身或其它芯片的正常工作。下面的例子说明了电源滤波电容的作用（图3-1）。11图3-1电源走线上存在有一定的电感如图3-1所示，当IC1的输出由0变到1时，需要电源VCC对电容C充电（dI)来实现，电源供电回路上对于脉冲充电电流存在等效电感L，当电流变化时，就会在等效电感L上产生电压VV=L图3-2IC1的输出状态变化引起电源的波动V一方面可以引起电路功能失效，另一方面是主要的辐射源，引起单板辐射增大，为了消除上述影响，采用滤波电容可以解决，改进后的电路如图3-3所示。12图3-3电源滤波电容的应用如图3-3所示，当IC1的输出由0到1变化时，不再是通过VCC提供dI，而是通过滤波电容C2的放电来提供所需要的瞬时电流，完成电路的逻辑转换，这样就可以避免电源线上等效电感L而引起的电源噪声。3.2 滤波器件常用的滤波器件有很多种，包括电阻、电感、电容、铁氧体磁珠等。3.2.1 电阻电阻不能单独用来做滤波的用途，它一般与电容结合起来组成RC滤波网络使用。电阻的特性如图3-4所示。由图可知，由于引线电感（ESL）与寄生电容的存在，电阻的高低频特性有很大的差异，这一点在设计滤波器时应该加以注意。图3-4导线、电阻、电感与电容的高频特性与低频特性图3-4同时给出了导线的低频特性与高频特性的区别，可以进一步地说明滤波的重要性。3.2.2 电感电感的高、低频特性如图4所示。由于引线电阻（ESR）和寄生电容的存在，使电感存在一个自谐振频率fc，电感在低于fc的频率范围内表现为电感的特性，但在高于fc的频率范围内，则表现为电容的特性。这是在计算滤波器的插入损耗时需要尤其注意的地方。3.2.3 电容电容是在滤波电路中最为常用的器件。关于电容在后文中有详细地描述。3.2.4 铁氧体磁珠铁氧体磁珠也是滤波常用的器件。用于电磁噪声抑制的铁氧体是一种磁性材料，由铁、镍、锌氧化物混合而成，具有很高的电阻率，较高的磁导率（约为1001500）。铁氧体磁珠串接在信号或电源通路上，用于抑制差模噪声。当电流流过铁氧体时，低频电流可以几乎无衰减地流过，但高频电流却会受到很大的损耗，转变成热量散发。铁氧体磁珠可以等效为电阻与电感的串联，但电阻值与电感值都是随频率而变化的。典型的铁氧体磁珠的频率特性如图3-5所示。13图3-5典型的铁氧体磁珠的频率特性（资料来源：muRata）铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。3.2.5 共模电感共模电感插入传输导线对中，可以同时抑制每根导线对地的共模高频噪声。通常的做法是把两个相同的线圈绕在同一个铁氧体环上，铁氧体磁损较小，绕制的方法使得两线圈在流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。典型的共模电感的特性曲线如图3-6所示。14图3-6典型的共模电感的频率特性（资料来源：muRata）3.3 滤波电路3.3.1 滤波电路的形式在EMC设计中，滤波的作用基本上是衰减高频噪声，所以滤波器通常都设计为低通滤波器。滤波电路的典型结构形式如下图所示。ZsZL（a）(b)(c)(d)(e)(f)图3-7低通滤波器的结构形式图3-7（a）所示为电感滤波器，适用于高频时源阻抗和负载阻抗较小的场合；图3-7（b）所示为电容滤波器，适用于高频时源阻抗和负载阻抗较大的场合；图3-7（c）和（d）所示为形滤波器，前者适用于高频时源阻抗较小、负载阻抗较大的场合，后者适用于高频时源阻抗较大、负载阻抗较小的场合；图3-7（e）所示为型滤波器，适用于高频时源阻抗与负载阻抗均较大的场合；图3-7（f）所示为T型滤波器，适用于高频时源阻抗与负载阻抗都比较小的场合。还有一种经常应用的滤波器是电源用EMI滤波器。其结构形式如图3-8所示。15图3-8电源EMI滤波器3.3.2 滤波电路的布局与布线滤波电路在布局布线时必须严格注意。（1）滤波电路的地应该是一个低阻抗的地，同时不同的功能电路之间不能存在共地阻抗；（2）滤波电路的输入输出不能相互交叉走线，应该加以隔离；（3）在滤波电路的设计中，同时应该注意使信号路径尽量短、尽量简洁；尽量减小滤波电容的等效串联电感和等效串联电阻；（4）接口滤波电路应该尽量靠近接插件。3.4 电容在PCB的EMC设计中的应用3.4.1 滤波电容的种类电容在PCB 的EMC设计中是使用最为广泛的器件。电容按功能的不同可以分为三种：去耦（Decouple）：打破系统或电路的端口之间的耦合，以保证正常的操作。旁路（Bypass）：在瞬态能量产生的地方为其提供一个到地的低阻抗通路。是良好退耦的必备条件之一。储能（Bulk）：储能电容可以保证在负载快速变到最重时电压不会下跌。3.4.2 电容自谐振问题我们用来滤波的电容器并不是理想的电容器，在系统中实际表现为理想电容与电感和电阻的串联。如图3-9所示。图3-9理想电容器与实际电容器的等效电路示意图 多层电容器（Muti-Layer Capacitor）在装配到PCB板上时会产生将近5nH的寄生电感，再加上约30m欧的引线电阻，其频率特性表现为如图3-10所示的曲线。滤波电容将不是理想的低通滤波器，实际的插入损耗特性表现为以自谐振点为中心的带通滤波电路。16图3-10单个电容的实际幅频特性两个电容串联时，由于ESL（等效串联电感）和ESR（等效串联电阻）的存在，会产生反谐振问题。图3-11给出了电容并联的等效原理图，图3-12给出了它们的真实的幅度-频率特性。图3-11并联电容的等效原理图 17图3-12并联电容的真实幅频特性图3-12显示，在将近15MHz到175MHz的一个较宽的频带内，并联电容的阻抗比单独一个大电容的阻抗要来的大，由于两电容产生了谐振，在150MHz处产生了一个阻抗的峰值，系统其他部分在该频率范围内产生的能量只能有很少的一部分被旁路到地平面。3.4.3 ESR对并联电容幅频特性的影响图3-12所示的阻抗的峰值与电容器的ESR的值成反比，随着单板设计水平与器件性能的提高，并联电容的阻抗的峰值将会随着ESR的减小而增加，并联谐振峰值的形状与位置取决于PCB板的设计与电容的选择。有几条原则应该了解：1、随着ESR的减小，谐振点的阻抗会减小，但反谐振点的阻抗会增大；2、n个相同电容并联使用时，最小阻抗可能小于ESR/n；3、多个电容并联时，阻抗并不一定发生在电容的谐振点；4、对于给定数量的电容器，比较好的选择是电容值在一个较大的范围内均匀展开，各个电容值的ESR适中；比较差的选择是仅有少量的电容值，而且电容的ESR都非常小。3.4.4 ESL对并联电容幅频特性的影响电容封装和结构不同，ESL也不同，几种典型封装电容的ESL如下表3-1所示。18表3-1几种典型封装的电容的ESL电容的ESL与电容值一起决定电容器的谐振点与并联电容器的反谐振点的频率范围。在实际的设计中，应该尽量选用ESL小的电容器。3.4.5 电容器的选择对于RF设计而言，陶瓷电容器、聚酯纤维电容器和聚苯乙烯薄膜电容器都是很好的选择。对于EMI滤波器来讲，对电容器的介质材料要求并不高，常见的X7R、Y5V和Z5U等松散介质都是不错的选择；通常绝对的电容值、电容器的温度系数、电压变化系数等并不重要。不同种类、不同容值的电容滤波范围是不同的，下面是典型的插入损耗比对效果：19图3-13 不同容值的电容器的插入损耗由