基于FPGA的JPEG2000图像压缩芯片测试平台设计与实现.pdf

西安电子科技大学硕士学位论文基于FPGA的JPEG2000图像压缩芯片测试平台设计与实现姓名：顾晓波申请学位级别：硕士专业：通信与信息系统指导教师：肖嵩20100101摘要近年来，随着电子科学技术的进步，图像数据量日益庞大，有限的信道容量与传输大量图像数据的需求之间的矛盾F 了益突出，给数据的传输和存储带来了极大的困难。图像压缩技术作为解决这一问题的有效途径，受到越来越多的重视。J P E G 2 0 0 0 是目前业界公认最好的静态图像压缩编码标准，然而国内还没有基于该标准的自主知识产权的压缩芯片。为填补这一空白，作者所在课题组自主研发了基于J P E G 2 0 0 0 的图像压缩芯片，并完成了该芯片的系统集成。本文主要研究如何设计合理的硬件平台，从而验证J P E G 2 0 0 0 图像压缩芯片的各项功能的正确性，并测试其所能达到的技术指标。本文首先详细讨论了小波变换的基本原理以及小波变换图像编码系统框架，对基于小波变换的J P E G 2 0 0 0 图像压缩编码理论进行了深入的研究。然后详细具体介绍了J P E G 2 0 0 0 图像压缩芯片测试平台实现所涉及的高速电路设计相关理论，并根据芯片的内部功能和外围接口，设计了J P E G 2 0 0 0 图像压缩芯片的最小系统，并对其不足给出了具备完善测试能力的基于F P G A 的J P E G 2 0 0 0 图像压缩芯片硬件测试平台设计。通过此测试平台，可以方便地对芯片进行图像压缩测试、A R M 核测试、功耗测试、温度测试等一系列测试。关键词：J P E G 2 0 0 0 图像压缩芯片F P G A 测试A b s t r a c tI nr e c e n ty e a r s w i t ht h er a p i dd e v e l o p m e n to fe l e c t r o n i cs c i e n c ea n dt e c h n o l o g y，t h ei m a g ed a t av o l u m ei sg r o w i n gl a r g e ra n dl a r g e r T h ec o n t r a d i c t i o nb e t w e e nl i m i t e dc h a n n e lc a p a c i t ya n dt h el a r g ev o l u m eo fi m a g ed a t ai se x t r e m e l ys o r i o u s I tb r i n g sal o to ft r o u b l et od a t at r a n s m i s s i o na n ds t o r a g e G r e a ta t t e n t i o ni sp a i dt oi m a g ec o m p r e s s i o nt e c h n o l o g ya sa ne f f e c t i v em e t h o dt os o l v et h ep r o b l e m H o w e v e rJ P E G 2 0 0 0s t a n d a r di St h eb e s to n ei ni m a g ec o m p r e s s i o nq u a l i t y，t h e r ei sn oi m a g ec o m p r e s s i o nc h i pb a s e do nt h i ss t a n d a r dw i t hi n d e p e n d e n ti n t e l l e c t u a lp r o p e r t yr i g h t s I no r d e rt of i nt h i sg a p，t h et a s kf o r c ew h i c ht h ea u t h o ri n，d e v e l o p e daJ P E G 2 0 0 0i m a g ec o m p r e s s i o nc h i pb yi t s e l f,w h i c hi n t e g r a t e daJ P E G 2 0 0 0s y s t e mo nac h i p T h i st h e s i sr e s e a r c h e dh o wt od e s i g nar e a s o n a b l eh a r d w a r ep l a t f o r mi no r d e rt ov e r i f yt h ec o r r e c t n e s so ft h ev a r i o u sf u n c t i o n so ft h ec h i pa n dt e s ts p e c i f i c a t i o n sa v a i l a b l eo ft h ec h i p T h i st h e s i sf i r s td i s c u s s e dt h eb a s i cp r i n c i p l e so fw a v e l e tt r a n s f o F i na n dt h ef r a m e w o r ko fw a v e l e tt r a n s f o r mi m a g ec o d i n gs y s t e m，a n dt h e ng a v ead e e pr e s e a r c ho nt h ei m a g ec o m p r e s s i o nc o d i n gt h e o r yb a s e do nJ P E G 2 0 0 0a n dD W T T h e nd e t a i l e dt h et h e o r yo fh i g h s p e e dc i r c u i td e s i g n B a s e do nt h es y s t e ma r c h i t e c t u r ea n dp e r i p h e r a li n t e r f a c eo ft h ec h i p，w ed e v e l o p e dt h es m a l l e s ts y e t e mo fJ P E G 2 0 0 0i m a g ec o m p r e s s i o nc h i p T ot h ew e a k n e s so ft h es m a l l e s ts y s t e m，w ed e s i g n e dh a r d w a r et e s t i n gs y s t e mb a s e do nF P G A W i t l lt K St e s tp l a t f o r m，w ec a l le a s i l yd oi m a g ec o m p r e s s i o nt e s t，A R MC O r et e s t，p o w e rt e s t,t e m p e r a t u r et e s ta n das e r i e so ft e s t s K e y w o r d：J P E G 2 0 0 0I m a g eC o m p r e s s i o nC h i pF P G AT e s t创新性声明本人声明所呈交的论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印、或其它复制手段保存论文。(保密的论文在解密后遵守此规定)本人签名：导师签名：日期：,7 0 l o，留日期：加，o f f g第一章绪论第一章绪论1 1 引言近年来，随着通信技术的不断发展和图像视频应用的不断增长，高分辨率的图像数据量日益庞大，相应的数据规模呈几何级数增长。有限的信道容量与传输大量图像数据的需求之间的矛盾日益突出给数据的传输和存储带来了极大的困难。因此图像数据压缩技术作为解决这一问题的有效途径，在遥感领域越来越受到重视。然而，J P E G 2 0 0 0 作为当今业内公认性能最好的静止图像压缩算法，很少运用在图像压缩领域。原因是J P E G 2 0 0 0 算法复杂度高，其硬件实现复杂，使得在图像压缩的高端应用领域不得不选择其他复杂度较低的算法，比如C C S D S。如今，随着微电子技术和半导体工业的发展，我们完全有可能设计J P E G 2 0 0 0 的系统集成芯片。经过2 年的刻苦研发，西安电子科技大学图像研究所自主设计的J P E G 2 0 0 0高性能图像芯片获得成功，这也标志着我国完全掌握了J P E G 2 0 0 0 图像压缩编码系统的核心技术，使得我国图像处理能力得到极大提升。1 2 静止图像压缩简介自从计算机诞生之日起，数字化已经成为电子科技发展的趋向。以数字音视频为主要内容的多媒体技术在远程教育、远程医疗、远程会议、图像监控以及卫星资源普查等领域发挥着越来越重要的作用。电视信号早已从模拟信号过渡到了数字信号，由电缆传输向网络传输过渡，数字化的浪潮正在彻底改变我们的生活。数字图像和视频信号有着模拟信号无法比拟的优点【I J：1)抗干扰能力强，无噪声积累。由于在传输的中继节点可以对数字信号进行再生，因而能够确保其后继节点的性能不受前面节点的噪声的影响。2)便于存储、处理和交换。由于采用了数字O 和l 来表示信息，使得我们可以用数学运算对信号进行复杂的处理，从而更加有效的提取所需信息，也方便了存储和交换。3)便于集成化，微型化。大规模集成电路的飞速发展，使得我们可以在微处理器甚至是专用集成电路上实现各种处理算法，而不在需要复杂而笨重的模拟器件。4)便于加密处理。通过对数字信号进行加密，可以使未授权的用户无法获取数字信号中所含有的信息。基-j-F P G A 的J P E G 2 0 0 0 图像压缩芯片测试平台设计与实现不过，任何事情都是两面性的。信号数字化也会带来一些问题，其中最主要的就是采样后的数据量增大。比如，一幅分辨率为1 0 2 4 1 0 2 4 的2 4 位真彩色图像的数据量约为2 4 M B，在容量为1 G B 的硬盘中仅能存放5 0 多幅这样的图像。所以为了能够更有效地利用存储空间和网络带宽，我们很有必要对图像数据进行压缩。静止图像，是相对于运动图像而言的，指观察到的图像内容和状态是不变的。静止图像有两种情况，一种是信源为静止的，如数码相机面对静止物体拍摄的照片；另一种是从运动图像中截取的某一帧图像，例如在某一些实时性不是很强的监控场合，虽然场景是活动的，但间隔较长时间才采集并传送一帧图像，这样的每一帧图像可以看作是独立的。因此，从编码的角度看，静止图像是指不考虑各帧之间相关性的一幅独立的图像。静止图像压缩的基本思想是除去像素数据间的相关性，即数据冗余，从而用尽可能少的数据表示图像中的有效信息。通常情况下，静止图像中存在的以下几种冗余【2 1：1)编码冗余：编码冗余来源于被编码信号的概率分布不均匀。我们可以使用熵编码去除编码冗余。从静止图像的灰度值可以看出，其中一部分灰度出现的概率要比其他灰度大，使用可变长编码，则可以用比较短的码字表示这些大概率的灰度，从而减少信源的平均码长。2)像素域冗余：通常图像内的场景都是缓慢变化的，因此可以通过图像中某点的像素值推断出临近像素的值。我们可以使用预测编码去除像素域冗余。3)心理视觉冗余：因为人眼对不同视觉信息的灵敏程度是不相同的，所以那些人眼不十分敏感的视觉信息成为心理视觉冗余。比如，人眼对图像中的高频分量不敏感，那么我们可以选择丢弃较多的高频信息来换取码字的减少。我们可以使用变换编码去除心理视觉冗余。通常根据图像压缩过程中有无信息损失分为无损压缩和有损压缩两类：1)无损压缩利用数据的编码冗余如数据之间的相关性、可预测性等进行压缩，因而恢复原始数据不会引入任何失真。但压缩效率受到数据统计冗余度的理论限制，通常比较低。往往无损压缩用于对图像质量有特殊要求的领域，比如医学图像、光谱图像、指纹图像等的压缩。2)有损压缩除了利用编码冗余以外，还利用了人的心理视觉冗余进行压缩，因此压缩过程中会允许损失一定的信息。因为所损失的部分信息对理解原始图像的影响较小，即使不能完全恢复原始数据，恢复出的图像不会有明显的视觉失真，却换来了大得多的压缩比。为了比较不同有损压缩算法的性能，我们需要有评价标准对图像的质量进行第一章绪论评价【1 1。在图像压缩编码领域常用均方误差M S E 来度量恢复图像和原始图像间的失真的大小，定义为M S E=上(厂毛。y，MNm-=0 二一n=0 一埘儿”7式(1 1)其中M，N 为图像的宽度和高度，一和 m 一分别表示原始图像和恢复图像的像素。通常人们习惯用峰值信噪比P S N R 来直观表示恢复图像的质量，P S N R 定义为P S N R：1 0 1 9 型M S E式(1 2)用d b 表示。其中B 为图像每个像素的位宽。1 3 常用静止图像压缩算法目前常用的静止图像压缩算法有：J P E G 2 0 0 0、C C S D S、S P I H T。I S O 下属的联合图像专家组J P E G 在1 9 9 1 年制定的J P E G 标准以其良好的性能和相对简单的算法，在短短几年时间中获得了巨大的成功，广泛地应用于数码照片的存储以及网络上图片的发布。然而随着多媒体技术的曰益普及以及网络带宽日益的紧张，原有的J P E G 已经无法满足人们的要求，人们迫切希望提出一种新的压缩算法，以进一步提高性能和降低带宽，提高编码算法的灵活性以及码流的渐进性，使其应用于更广泛的领域如医疗图像、网络图像传输以及多媒体应用等场合。为了适应这种要求，J P E G 组织于2 0 0 0 年公布了下一代静止图像压缩标准J P E G 2 0 0 0。在深空探测过程中，数据压缩能增加收集科学数据的能力并减少宇宙飞船的存储器大小及对遥测带宽的需求，基于上述原因，空间数据系统咨询委员会C C S D S(C o n s u l t a t i v eC o m m i t t e ef o rS p a c eD a t aS y s t e m s)在2 0 0 5 年1 1 月发布的一篇推荐标准：I m a g eD a t aC o m p r e s s i o n R e c o m m e n d a t i o nf o rS p a c eD a t aS y s t e mS t a n d a r d s)中提出了C C S D S 算法，该算法是一种基于小波变换的二维数字图像压缩算法。一方面，作为一种数据压缩算法，C C S D S 算法具有减少传输带宽、降低存储和缓存需求、在给定传输速率下减少传输时间等基本特点；另一方面，作为应用于特殊领域的图像压缩算法，C C S D S 算法具有被明确指定用于航天器上、根据航天应用的侧重点不同，可以从算法的性能和复杂度之间进行均衡、复杂度比较低，有利于快速和低功耗硬件实现、算法的选项很少，在实际应用时不需要很强的背景知识等独有特点。A S a i d 和w A P e a r l m a n 根据S h a p i r o 零树编码的基本思想，提出了一种新的且性能更优的实现方法，即基于分层树集合分割排序的编码算法一S P I H T：S e tP a r t i t i o n i n gI nH i e r a r c h i c a lT r e e s。该算法是对嵌入式小波零树编码(e m b e d d e d基于F P G A 的J P E G 2 0 0 0 图像压缩芯片测试平台设计与实现c o d i n gu s i n gz e r o t r e e so fw a v e l e tc o f f i c i e n t s，E Z W)的扩展，目的是通过方向树最有效地表示重要系数，并通过对树划分，将尽可能多的非重要系数汇集在一个子集中，用一个单位符号表示。它是一种非常实用且有效的高性能的内嵌比特平面图像压缩编码算法，其显著特点是S P I H T 算法具有图像的渐进传输、比较高的P S N R、复杂度比较低、计算量比较少、位速率容易控制等特点。这三种常用静止图像压缩算法中，J P E G 2 0 0 0 是目前业界公认的性能最好的静止图像压缩算法，但是尤其复杂度高的缺点。相对于J P E G 2 0 0 0，C C S D S 的复杂度低，硬件实现简单，而图像压缩性能赶不上J P E G 2 0 0 0。S P I H T 算法性能相对于前两个都要逊色一些。所以，我们主要研究基于J P E G 2 0 0 0 的硬件编码系统。J P E G 2 0 0 0 静止图像压缩算法有如下优点：1)高压缩性能。在高码率条件下，在相同的压缩配置下拥有最好的压缩性能。2)支持无损压缩和有损压缩。3)感兴趣区域R O I 编码。4)码流中包含了丰富的标志信息，如R S 编码，能有效地提高J P E G 2 0 0 0 对于由信道传输引起的误码的纠正能力。自从J P E G 2 0 0 0 算法问世以来，我们一直致力于算法的硬件编码系统的实现。分别开发出了基于F P G A 的8、1 6 位图像压缩系统。由于J P E G 2 0 0 0 本身的高复杂度，以F P G A 实现的J P E G 2 0 0 0 系统相当庞大。以1 6 位压缩系统为例，整个系统需要4 片1 4 0 0 万门的F P G A 实现，每片F P G A 实现J P E G 2 0 0 0 压缩过程中的不同模块。西安电子科技大学图像研究所考虑到J P E G 2 0 0 0 的硬件实现的复杂，一直致力于J P E G 2 0 0 0 系统的S O C 设计。经过2 年的不懈努力，我们成功开发了J P E G 2 0 0 0图像压缩芯片，其各方面技术指标均达到或超过项目预设的要求。在J P E G 2 0 0 0 图像压缩芯片研制的初期，设计人员充分调研了我国图像压缩编码系统以及国际上图像压缩编码系统理论和应用的现状，瞄准国际上最先进的图像压缩系统芯片提出了具有一定超前意义的技术指标，使得芯片在诞生之时能够处于国际先进水平。1 4 论文的主要内容及本人完成的主要工作本文首先讨论了小波变换的基本原理以及小波变换图像编码系统框架，对基于小波变换的J P E G 2 0 0 0 图像压缩编码理论进行了深入的研究。然后详细具体介绍了J P E G 2 0 0 0 图像压缩芯片测试平台硬件实现所设计的高速电路设计的相关理论，并根据芯片的各项预定设计性能指标，设计了J P E G 2 0 0 0 图像压缩芯片的最小系统，并对其不足给出了具备完善测试能力的基于F P G A 的J P E G 2 0 0 0 图像压缩芯片硬件测试平台设计。第一章绪论论文由5 个章节组成：第l 章：绪论首先对静止图像数据压缩进行了简要分析，然后对西安电子科技大学研发的J P E G 2 0 0 0 图像压缩芯片做了简单介绍，最后给出了本文的研究内容。第2 章：基于小波变换的J P E G 2 0 0 0 图像压缩理论作为本论文的基础知识部分，首先介绍了小波分析中的一些基本概念和基本理论，然后引出了基于小波变换的J P E G 2 0 0 0 图像压缩编理论。第3 章：高速P C B 设计首先介绍了高速电路的界定，然后介绍高速电路所带来的问题，最后详细说明了解决高速电路传输线效应和信号完整性问题的方法。第4 章：J P E G 2 0 0 0 图像压缩芯片测试平台设计及硬件实现本章首先根据芯片的内部结构，设计了J P E G 2 0 0 0 图像压缩芯片正常工作情况下的最小系统。接着针对最小系统的不足，设计了能够完备测试芯片各项性能指标的基于F P G A 的硬件测试系统。最后，经过实际测试过程和结果验证，此硬件平台是符合芯片测试的各项要求的，并给出了与其他图像压缩芯片的性能比较。第5 章：结束语本章为整篇论文的总结，在简要回顾论文工作的基础上，提出了作者对J P E G 2 0 0 0 图像压缩芯片未来需要改进方面的设想。本人完成的主要工作：根据J P E G 2 0 0 0 图像压缩芯片键合图设计了芯片的原理图库，并根据芯片内部功能设计芯片最小工作系统。考虑到测试的完备性和芯片初始化的多样性，设计并实现了基于F P G A 的硬件测试平台。本测试平台能够通过F P G A 观察芯片图像处理过程中各阶段信号时序，支持芯片功能验证、功耗、温度等。第二章基于小波变换的J P E G 2 0 0 0 图像压缩理论第二章基于小波变换的J P E G 2 0 0 0 图像压缩理论小波分析1 3 J 是传统傅立叶分析发展史上里程碑式的进展，几年来成为众多学科共同关注的热点。小波来源于傅立叶分析的不足。在经典信号分析中，傅立叶变换无法同时得到信号的时域和频域特性，而小波变换采用可变的时频窗口f 4】可以对信号进行局部性分析，弥补了傅立叶分析的不足。小波变换具有良好的空间频率局部化特性以及多分辨率特征等，使其非常适合于图像的压缩处理，于是基于小波变换的图像压缩算法被广泛应用于静止图像的压缩。正是J P E G 2 0 0 0 标准以小波变换为核心，相对于以离散余弦变化(D C T)为核心的J P E G 标准，J P E G 2 0 0 0 在图像压缩性能上有了很大的提升，具有广阔的运用前景。2 1 小波变换理论所谓小波变换5 1 实际上就是将信号向一系列小波基上投影，它包括连续小波变换(C W T)【6 1 和离散小波变换(D W T)1 7】。C W T 理论就实质而言是建立在群论的基础上的，它对信号细微变化的探测非常灵敏；D W T 理论主要是建立在多尺度分析或滤波器基础之上的，其技术关键在于如何构造正交的小波基。2 1 1 连续小波变换(C W T)函数f(x)在L 2(R)上的连续小波变换定义如下：哪=昙D(，)y(孚卜式协，。S+oS其中，尺度s R+，时间X R。而对于o(t)r(尺)，当且仅当其傅立叶变换l f，(国)满足条件：q=蝌虮加2)时，称函数y(，)为相容小波函数或基本小波函数。由式(2 1)可知，小波变换的实质是原始信号与经过尺度伸缩后小波函数簇的相关运算。通过调整尺度因子，可以得到具有不同时频宽度的小波以匹配原始信号的不同位置，达到对信号的局部化分析。8基于F P G A 的J P E G 2 0 0 0 图像压缩芯片测试平台设计与实现2 1。2 离散小波变换(D W T)在实际应用中，尤其是数字信号处理领域，为了计算上的方便，需要使用小波变换的离散形式，也就是将f(x)的积分形式展开为离散和形式。所谓离散小波就是将y。抽(x)的参数a 和b 离散化。最常用的离散小波为二进(D y a d i c)小波，令：口=2，b=k 2，k Z式(2-3)式中Z 为整数集，记y J(工)=y 2，量2-，=2 7 2 y(2 7 x 一七)，k Z式(2-4)如果耖j,k 构成r(R)的一个规范正交基，即(y 卅，l f，。一)=艿朋占t 一，k，m，行z式(2 5)则l f，(x)称为正交小波。那么f(x)在正交小波基上就可以展开为小波级数：厂(x)=c j f l l I j k(x)式(2 6)J=qk=-”变换系数c，。就称为厂(x)的离散小波变换(D W T)，c，j 可以由厂(x)和小波基函数的内积得到，即C j,k=(厂)，I f，似(x)=2 川厂(x 妙(2 J X 一七)出式(2-7)2 1 3 多分辨率分析在二进小波的基础上，M a l l a t 从函数的多分辨率l 纠4】空间分解的角度出发，引入了多分辨率分析的概念。平方可积空间r(R)中的一系列闭子空间 一)f E z 称为r(R)的一个多分辨率分析，满足如下条件：1)一致单调性：矿，Cy 1，J Z2)渐进完全性：n _=0)，U _=r(R)j e Z。J“3)伸缩不变性：f(x)矿，f(2 x)y，+l，J Z4)平移不变性：f(x)营f(x k)v j，j f，k Z5)R e i s z 基存在性：存在妒(x)，使得 妒(x 一七)。E z 是的R e i s z 基。即=s p a n 咖(x-k)，七Z 式(2 8)并存在o A B 4 T p d，信号落在安全区域。如果2 T p d T r 4 T p d，信号落在不确定区域。如果a-压2 V p a，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。下面举例说明不同电路的上升沿下降沿时间和布线长度限制，见表3 1。表3 1 上升沿厂F 降沿时间和布线程度上升下降时间主要谐波分量频谱分布H z最人传输线传输T r n sH z距离c m7 4 H C1 3 1 52 4 M2 4 0 M1 177 4 L S9 53 4 M3 4 0 M8 5 57 4 H4 68 0 M8 0 0 M3 57 4 S3 41 0 6 M1 1 G2 77 4 H C T5 1 56 4 M6 4 0 M4 57 4 A L S2 l O1 6 0 M1 6 G1 87 4 F C T2 51 6 0 M1 6 G1 87 4 F1 52 1 2 M2 1 2 G1 2 5E C L l 2 K1 52 1 2 M2 1 2 G1 2 5E C L l 0 0 KO 7 54 2 4 M4 2 4 G6在过去的低速时代，电平跳变时信号上升时间较长，通常为几n s，器件间的互联线不至于影响电路的功能，没有必要关心信号完整性问题。但是今天的高速时代，随着I C 输出开关速度的提高，很多都在皮秒级，不管信号周期如何都遇到了信号完整性问题。另外，对低功耗的追求使得内核电压越来越低，1 2 V 的内核电压已经很常见了，所以系统的噪声余量越来越小，传输线效应和信号完整性问题越来越突出。第三章高速P C B 设计3 2 1 电磁兼容3 2 高速电路所带来的问题我们知道，从地球表面到人造卫星活动的近千千米空间内处处存在着电磁波，电和磁无时无刻不再影响着人们的生活和生产，电磁能的广泛应用，使得工业技术的发展日新月异。电场能在位入类创造巨大财富的同时，也带来一定的危害，被称为电磁污染，研究电磁污染是环境保护的重要分支。以往人们把无线电通信装置受到的干扰称为电磁干扰(E M I)，表明装置受到外部干扰侵入的危害，其实它本身也对外部其他装置造成危害，即称为干扰源。因此必须同时研究装置的干扰和被干扰，要注意装置内部的组织和装置之间的相容性。随着科学技术的发展，日益广泛采用的微电子技术和电气化的逐步实现，形成了复杂的电磁环境。不断研究和解决电磁环境中设备之间以及系统间的相互关系的问题，促进了电磁兼容技术的迅速发展。电磁兼容(E M C)并非指电和磁之间的兼容，电和磁是不可分割的，相互共存的一种物理现象、物理环境。国际电工委员会(I E C)对E M C 的定义是：指在不损害信号所含信息的条件下，信号和干扰能够共存。研究电磁兼容的目的是为了保证电器组件或是装置在电磁环境下能够具有正常工作的能力，以及研究电磁波对社会生产活动和人体健康造成危害的机理和预防措施。自从电子系统降噪技术在7 0 年代中期出现以来，主要由于美国联邦通信委员会在1 9 9 0 年和欧盟在1 9 9 2 年提出了对商业数码产品的有关规范，这些规范要求各个公司确保他们的产品严格符合磁化系数和发射准则。符合这些规范的产品称为具有电磁兼容性。E M I 有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络的信号耦合到另一个电网络中。辐射干扰是指干扰源通过空间把其信号耦合到另一个电网络。在高速P C B 及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能称为天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。E M I 产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。E M I 表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行E M I 仿真的软件工具，但E M I 仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制E M I 的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱2 0基T-F P G A 的J P E G 2 0 0 0 图像压缩芯片测试平台设计与实现动和控制。3 2 2 信号完整性信号完整性最原始的含义应该是：信号是否能够保持其原有的波形。很多因素都会导致信号波形的畸变，如果畸变较小，对于电路板不会产生影响，可是如果畸变很大，就可能影响电路的功能。广义上讲，信号完整性是指在电路设计中互联线所引起的所有问题，它主要研究互联线的电器特性参数与数字信号的电压电流波形相互主用后，如何影响到产品性能的问题。主要表现在对信号时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、电磁辐射、电磁干扰等。信号完整性问题的根源在于信号上升时间的减小。即使布线拓扑结构没有变化，如果采用信号上升时间很小的I C 芯片，现有设计也将处于临界状态或者停止工作。如果我们设计中，不重视高速信号，那么会带来很多我们意想不到的问题，从而导致系统的不稳定甚至瘫痪。下面介绍几种常见的信号完整性问题：反射信号、延时和时序错误、多次跨越逻辑电平门限错误、过冲与下冲、串扰、电磁辐射。1)反射信号如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，E M l 将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。2 1 延时和时序错误信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。3)多次跨越逻辑电平门限错误信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生第三章高速P C B 设计的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。4)过冲与下冲过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。5)串扰串扰表现为在一根信号线上有信号通过时，在P C B 板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解除串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。3 3 1 高速P C B 设计流程3 3 高速电路设计方法随着技术的不断发展，P C B 设计流程和方法也有了较大的发展。传统的P C B 设计流程如图3 1。图3 1 传统P C B 设计流程传统的P C B 设计依次经过电路设计、版图设计、P C B 制作等流程，而P C B的性能只能通过一系列仪器来测试。如果不能满足性能的要求，上述的过程就需要经过多次的重复，尤其是一些问题往往很难将其量化，反复多次就不可避免。这些在当前激烈的市场竞争面前，无论是设计时间、设计成本还是设计的复杂程度都无法满足要求。在现代通信系统设计越来越复杂、设计周期要求越来越短的情况下，传统的设计方法和流程已经不能满足现代系统的设计要求，需要改进P C B的设计方法和流程，以适应高速P C B 设计的需要。如图3 2 所示是现代P C B 设计流程。基于F P G A 的J P E G 2 0 0 0 图像压缩芯片测试平台设计与实现图3 2 现代P C B 设计流程在现代的P C B 板级设计中采用电路板级仿真已经成为必然。基于信号完整性的P C B 仿真设计就是根据完整的仿真模型，通过对信号完整性的计算分析得出的设计解空间，然后在此基础上完成P C B 设计，最后对设计进行验证，看其是否满足预计的信号完整性要求。如果能满足要求，就需要修改版图设计。这与传统的P C B 设计相比，既缩短了设计周期，又降低了设计成本。3 3 2 高速P C B 设计要点针对上述传输线问题所引入的信号完整性问题和电磁干扰，下面介绍如何控制这些影响的方法。1)严格控制关键网线的走线长度如果设计中有高速跳变的边沿，就必须考虑到在P C B 板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用C M O S 或T T L 电路进行设计，工作频率第三章高速P C B 设计小于10 M H z，布线长度应不大于7 英寸。工作频率在5 0 M H z 布线长度应不大于1 5 英寸。如果工作频率达到或超过7 5 M H z 布线长度应在l 英寸。对于G a A s 芯片最大的布线长度应为0 3 英寸。如果超过这个标准，就存在传输线的问题。度应不大于7 英寸。工作频率在5 0 M H z 布线长度应不大于1 5 英寸。如果工作频率达到或超过7 5 M H z 布线长度应在1 英寸。对于G a A s 芯片最大的布线长度应为O 3 英寸。如果超过这个标准，就存在传输线的问题。2)合理规划走线的拓扑结构解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，P C B 走线采用两种基本拓扑结构，即菊花链(D a i s yC h a i n)布线和星形(S t a r)分布。对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易1 0 0 布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：S t u bD e l a y =T r t 奉0 1。例如，高速T 1、L 电路中的分支端长度应小于1 5 英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的P C B板上手工完成布线十分困难。采用自动布线器是完