基于CPLD的CCD驱动电路的设计.pdf
第7卷 第12期 2007年6月167121819(2007)1222964205科 学 技 术 与 工 程ScieTechnology and EngineeringVol17No112June 20072007Sci1Tech1Engng.基于CPLD的CCD驱动电路的设计陈 智1,2 邱跃洪1 张伯珩1,2(中国科学院西安光学精密机械研究所1,西安710119;中国科学院研究生院2,北京100039)摘 要 采用一款帧转移型CCD,详细地介绍了该款CCD的驱动电路设计。选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,针对Altera公司的EPM7160SLC84-10进行适配,实现了CCD驱动时序的设计。线性稳压器LM117实现了CCD偏置电压的设计。专用CCD时钟驱动芯片实现了CCD驱动电路的设计。设计的CCD驱动电路满足帧转移面阵CCD的各项驱动要求。关键词 电荷耦合器件(CCD)驱动电路 复杂可编程逻辑阵列(CPLD)中图法分类号 TN71015;文献标识码 A 随着航天技术的发展,在航天器姿态高精度测量、空间遥感和对地观测等领域,高灵敏度、高信躁比的CCD相机得到了广泛应用,这使得确保CCD相机能安全平稳工作的CCD芯片驱动电路的设计显得尤为重要。CCD的驱动电路主要由驱动时序产生电路、偏置电压产生电路和驱动器电路组成。CCD驱动电路的发展主要是其驱动时序产生方法的不断更新。以往经常采用的驱动方法包括直接数字驱动方法,EPROM驱动方法,IC驱动方法和单片机驱动方法。前3种方法基本偏重硬件的实现,调试困难,灵活性较差。而后一种方法虽编程灵活,但存在资源浪费较多、频率较低的缺陷1。随着可编程逻辑器件的发展,使CPLD具有集成度高、速度快、可靠性好、硬件电路易于编程实现等特点。利用复杂可编程逻辑器件CPLD设计电子电路系统的最大优点是节省PCB面积,更改方便,只须将CPLD内部逻辑重新编程即可。2 因此非常适合CCD驱动电路的设计、制作、调试和进一步开发、升级。现给出一个基于CPLD技术的面阵CCD驱动电路的完整的硬件设计。2007年2月1日收到第一作者简介:陈 智(1978),女,陕西西安人,汉族,中国科学院西安光学精密机械所在读博士研究生,研究方向:光电信号处理及CCD相机设计。E-mail:。1CCD的驱动时序所用的CCD是一款具有512512像素的帧转移型CCD。它有四相感光区和存储区电极,二相水平读出移位寄存器电极,还有一个输出放大器。111CCD的时序分析由图1 CCD的结构图可知,该CCD由三个区组成:感光区、存储区和读出区。感光区和存储区各有526行,包括10个光屏蔽行、512个有用行和4个隔离行。该CCD需要12路驱动信号。包括感光区转移脉冲 Pi(i=1,2,3,4)、存储区转移脉冲 Mi(i=1,2,3,4)、存储区到水平读出移位寄存器转移脉冲M、水平读出移位寄存器转移脉冲 Li(i=1,2)、读出放大器复位脉冲R。由该款CCD的结构可知,CCD的一个工作周期分为两个阶段:感光阶段和高速转移阶段。感光阶段实现感光阵列的电荷积累、帧存储区到转移寄存器的电荷转移以及转移寄存器向输出放大器的电荷输出;高速转移阶段主要完成感光阵列所积累的电荷向帧存储区的转移,同时清空帧存储区的无效电荷3。在感光阶段,感光阵列接受外界光源照射产生电荷,感光区转移时钟 P1、P2、P3、P4保持不变,感光阵列和帧存储区之间为阻断态,不会发生电荷转移现象;同时,存储区到读出区转移时钟 M 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http:/12期陈 智,等:基于CPLD的CCD驱动电路的设计控制电荷从帧存储区转移到转移寄存器,一个 M脉冲对应帧存储区一行电荷转移到寄存器。行转移时,互补读出区转移时钟 L1,L2保持不变,无像元信号输出。在一个M脉冲结束后(即一行信号转移结束后),互补读出区转移时钟 L1,L2控制电荷从转移寄存器向输出放大器的输出。行转移时序图如图2所示。互补读出时钟的一个脉冲对应转移寄存器中的一个电荷(即图像中某行电荷中的某列元素),被转移的电荷输出到输出放大器,在VOS管脚上产生输出信号电压。R信号清除转移寄存器中的残余电荷,它和互补读出时钟 L1,L2的关系如图3所示。图1CCD的结构图图2 行转移时序图图3 读出时钟与复位时钟的时序图在高速转移阶段,成像区时钟 P1、P2、P3、P4时序与存储区时钟M1、M2、M3、M4时序相同,且一直有效。如图4所示。图4 帧转移时序图另外,为了可靠读出,系统在每行有效像元的前面设置了十六个预扫像元,二十个隔离像元。因此,对于512512阵列的CCD芯片来说,至少需要512个M时钟脉冲完成一帧图像的转移,而每一个 M低电平至少需要(512+16+20=548)个L1,L2互补读出时钟脉冲完成一行图像的读取。112 设计参数的确定为了CCD能快速输出数据,帧频定为22帧/s,曝光时间为43 ms。CCD的驱动时钟的设置如表1所示。113CCD驱动时序的VHDL描述系统的驱动时序是在Quartus可编程逻辑集成开发环境下,采用文本方式建立设计输入,使用VHDL作为硬件描述语言,对各路驱动信号波形进行描述的。5692 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http:/科 学 技 术 与 工 程7卷表1CCD驱动时钟参数表序号时钟名称时钟功能频率/MHz幅度/V偏置/V1P1感光区转移时钟01437515-12152P2感光区转移时钟01437515-12153P3感光区转移时钟01437515-12154P4感光区转移时钟01437515-12155M1存储区转移时钟01437515-12156M2存储区转移时钟01437515-12157M3存储区转移时钟01437515-12158M4存储区转移时钟01437515-12159M5存储区到读出区转移时钟01437515-121510L1读出区转移时钟715-121511L2读出区转移时钟715-121512R读出放大器复位时钟7106程序首先在ENTITY内定义时序发生器的输入、输 出 端 口(如 表2所 示)。在 随 后 的ARCH ITECTURE中定义与端口对应的驱动信号以及产生这些信号所需要的辅助信号,并表述各路信号之间的逻辑关系4。表2 驱动时序代码端口定义输入端口主时钟(CLK)端口输出端口CCD驱动信号CCD感光区驱动信号(TP1、TP2、TP3、TP4)端口CCD存储区驱动信号(T M1、T M2、T M3、T M4)端口CCD读出移位寄存器两相驱动信号(TL1、TL2)端口为了节省CPLD器件资源,本设计采用多进程实现。由一个进程作为计数器,完整地计一个帧周期的时间,计数器通过信号向各个信号发生器发出启动命令,这些信号发生器就是在规定的时间里产生符合要求的信号,当一个信号发生器工作时另一个信号发生器输出为零。最后将两个信号发生器所产生的信号求和,就得到实际需要的12路驱动信号。程序的实现框图如图5所示。图5CCD驱动时序信号产生框图114CCD驱动时序的硬件实现与仿真结 合 实 际 该 设 计 选 用Altera公 司 的EPM7160SLC84-10。该器件具有160个可编程宏单元,均匀分配在4个逻辑阵列块内,可用门数目为3 200门,用户I/O数目为104引脚。引脚间的逻辑传输延时为6ns,具有内置JTAG BST(边界扫描测试)电路,并可以通过JTAG口在线编程。用Quartus 编译器对设计项目编译后器件的资源利用情况如表3所示。表3EPM7160SLC84-10资源利用Fitter Resource Usage SummaryResourceUsageLogic cells152/160(95%)Registers99/160(61%)Number of pterms used561User inserted logic elements0I/O pinsClock pins1/2(50%)Dedicated input pins0/2(0%)Global signals1Shareable expanders77/160(48%)Parallel expanders24/150(16%)Cells using turbo bit156/160(97%)Maximum fan-out nodeq2Maximum fan-out78Total fan-out2 049Average fan-out7185在Quartus 可编程逻辑集成开发环境下,创建仿真波形文件,在设置信号持续时间和主时钟周期,即可进行仿真。仿真波形如图6、图7、图8、图9所示。6692 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http:/12期陈 智,等:基于CPLD的CCD驱动电路的设计图6 行转和读出时序图7 像元读出时序图8 帧转移时序图9 帧转移时序放大图2CCD偏置电压为了保证该款CCD能正常工作,共需要4路直流偏置电压信号。分别是VDD(Output AmplifierDrain Supply)18V,VDP(Protection Drain Bias)5V,VDR(Reset DC Bias)14V,VGS(Output Gate DCBias)3V。这些偏置电压(直流电压)可由国家半导体公司的LM117实现由+28V产生所需要的偏压。3CCD的驱动电路脉冲驱动电路是时序电路与CCD图像传感器之间的电子学接口,它把各路时序信号TTL电平转变成CCD正常工作所要求的幅度,增大驱动功率。该款CCD芯片正常工作需要12路脉冲驱动信号。该CCD需要在短时间内产生最大15V左右的脉冲电压,它们的幅度变化范围最大为15V。一般CCD驱动时钟都具有容性负载特性,要在如此短的时间内产生幅度15V的电压变化,而且是对较大的容性负载,显然要求驱动器具有极好的瞬态响应和大电流驱动能力。选用MOSFET型 高 速 双 驱 动 器 集 成 电 路MAX4426,它具有极高的驱动能力,可对较大的容性负载提供大的驱动电流,上升时间和下降时间比较匹配,时钟偏移量小,并且输入电容小、输出阻抗低、工作电压范围宽、静态功耗小以及抗干扰能力强。其原理图如图10所示。图10CCD的驱动电路(下转第2971页)7692 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http:/12期冀海鸣:鱼骨形天线结构尺寸的一种简化计算法Si mplifiedM ethod on the Calculation of Herringbone Antenna Structure SizeJ IHai-ming(No.22 Research Institute,China Electronics Technology;Xinxiang 453003,P.R.China)AbstractA simplified method to calculate structure size of herringbone antenna is put for ward.By analyzingstressed conditions of antenna in the plane of the vertical and the horizon,the simple mechanicsmethod is used tocalculate the length of the cable and the tail circuit of vibrator,and thus the data of antenna structure design andengineering application is supported.Tested by some practical projects,the method has proved efficient in most ofanalysis and calculation of cable structure.Key wordsherringbone antennastructure sizecabletail circuit of vibrator(上接第2967页)4 结论此CCD的驱动电路设计满足了该CCD器件手册的性能要求,可用来驱动这款CCD。这样为用此CCD制作的航天用CCD相机做好了充分准备。参 考 文 献1 侯伯亨,顾 新.VHDL硬件描述语言与数字逻辑电路设计.西安:西安电子科技大学出版社,19992 宋万杰,罗 丰,吴顺君.CPLD技术及其应用.西安:西安电子科技大学出版社,19993 王军波,孙振国,陈 强,等.高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现.光学技术,2002;128(2):1321344 张 勇,唐本奇等.基于CPLD的CCD通用驱动电路设计方法.核电子学与探测技术,2005;25(2):214217Design ing CCD Driving C ircuit Based on CPLD Techn iqueCHEN Zhi1,2,Q I U Yue-hong1,ZHANGBo-heng1,2(Xian Institute ofOptics and PrecisionMechanic of CAS1,Xian 710068;Graduate School of the Chinese Academy of Science2,Beijing 100039,P.R.China)AbstractAccording to frame transfer CCD,CCD driving circuit was detailed introduced.CCD drivingschedule using the programmable logical device of the EPM7160SLC84-10 was designed.Bias voltage wasdesigned by adjustable regulatorLM117.CCD driving circuit was designed by specific driving chip.Designing ofCCD driving circuit can meet the frame transfer CCDs demand.Key wordsCCDdriving circuitComplex programmable logical device(CPLD)1792 1994-2009 China Academic Journal Electronic Publishing House.All rights reserved.http:/
