第2章 PLD硬件特性与编程技术.pdf

HDLHDL可编程逻辑器件可编程逻辑器件可编程逻辑器件可编程逻辑器件第2章第2章PLDPLDPLDPLD硬件特性与编程技术硬件特性与编程技术硬件特性与编程技术硬件特性与编程技术2.1 PLD 概述2.1 PLD 概述图图2-1 基本基本PLD器件的原理结构图器件的原理结构图输入缓冲电路与阵列或阵列输出缓冲电路输入输出2.1.1 PLD的发展历程2.1.1 PLD的发展历程熔丝编程的熔丝编程的PROM和和PLA器件器件AMD公司推出公司推出PAL器件器件GAL器件器件FPGA器件器件EPLD器件器件CPLD器件器件内嵌复杂功能模块的内嵌复杂功能模块的SOPC 20世纪世纪70年代年代20世纪世纪70年代末年代末20世纪世纪80年代初年代初20世纪世纪80年代中期年代中期20世纪世纪80年代末年代末进入进入20世纪世纪90年代后年代后2.1.2 PLD的分类2.1.2 PLD的分类 可编程逻辑器件（PLD）简单 PLD 复杂 PLD PROMPALPLAGAL CPLD FPGA 图图2-2 按集成度分类按集成度分类1熔丝熔丝(Fuse)型器件型器件2反熔丝反熔丝(Anti-fuse)型器件型器件3EPROM型型4EEPROM型型5SRAM型型6Flash型型从编程工艺上划分:从编程工艺上划分:2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.1 电路符号表示2.2.1 电路符号表示图图2-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照2.2.1 电路符号表示2.2.1 电路符号表示图图2-4 PLD的互补缓冲器图的互补缓冲器图2-5 PLD的互补输入图的互补输入图2-6 PLD中与阵列表示中与阵列表示图图2-7 PLD中或阵列的表示图中或阵列的表示图2-8 阵列线连接表示阵列线连接表示2.2.2 PROM 2.2.2 PROM 图图2-9 PROM基本结构基本结构地址译码器存储单元阵列0A1A1nA0W1W1pW0F1F1mFnp2=2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.2 PROM 2.2.2 PROM 与阵列（不可编程）或阵列（可编程）0A1A1nA0W1W1pW0F1F1mFnp2=图图2-10 PROM的逻辑阵列结构的逻辑阵列结构2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.2 PROM 2.2.2 PROM 图图2-11 PROM表达的表达的PLD阵列图阵列图与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F1010AACAAS=2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.2 PROM 2.2.2 PROM 图图2-12 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列01110100AAFAAAAF=+=与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0F2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.3 PLA 2.2.3 PLA 图图2-13 PLA逻辑阵列示意图逻辑阵列示意图与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0F2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.3 PLA 2.2.3 PLA 图图2-14 PLA与与 PROM的比较的比较0A1A1F0F2A2F0A1A1F0F2A2F2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.4 PAL 2.2.4 PAL 图图2-15 PAL结构图结构图2-16 PAL的常用表示的常用表示0A1A1F0F0A1A1F0F2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理2.2.5 GAL 2.2.5 GAL 2.2 低密度PLD可编程原理2.2 低密度PLD可编程原理GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)。GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)。1逻辑阵列块(LAB)1逻辑阵列块(LAB)2.3 CPLD的结构与工作原理2.3 CPLD的结构与工作原理MAX7000系列中一个系列中一个LAB由由16个宏单元的阵列组成。个宏单元的阵列组成。2宏单元2宏单元2.3 CPLD的结构与工作原理2.3 CPLD的结构与工作原理MAX7000系列的单个宏单元结构系列的单个宏单元结构3可编程连线阵列（PIA）3可编程连线阵列（PIA）2.3 CPLD的结构与工作原理2.3 CPLD的结构与工作原理4I/O控制模块4I/O控制模块2.3 CPLD的结构与工作原理2.3 CPLD的结构与工作原理输出极性选择8DQ输出选择由可编程逻辑阵列来反馈选择I/O端1、查找表逻辑结构1、查找表逻辑结构FPGA查找表单元查找表单元查找表LUT输入1输入2输入3输入4输出2.4 FPGA的结构与工作原理2.4 FPGA的结构与工作原理输入/输出模块输入/输出模块I/O可配置逻辑块可配置逻辑块C可编程互连资源可编程互连资源CLB2、FPGA的基本结构2、FPGA的基本结构2.5 FPGA/CPLD主要产品介绍2.5 FPGA/CPLD主要产品介绍大规模知名PLD生产厂家:2.5 FPGA/CPLD主要产品介绍2.5 FPGA/CPLD主要产品介绍Lattice公司CPLD器件系列Lattice公司CPLD器件系列Xilinx公司的FPGA和CPLD器件系列Xilinx公司的FPGA和CPLD器件系列1.Virtex系列系列FPGA：Virtex-2、Virtex-2 Pro、Virtex-4和和Virtex-5等主流芯片等主流芯片2.Spartan系列系列FPGA:Spartan-2、Spartan-2E、Spartan-3、Spartan-3A及及Spartan-3E等主流芯片等主流芯片3.XC9500&XC9500XL系列系列CPLD4.Xilinx FPGA配置器件配置器件SPROM:XC18V00和和XC17S00系列系列Altera公司FPGA和CPLD器件系列Altera公司FPGA和CPLD器件系列1.MAX系列系列CPLD2.ACEX系列系列FPGA3.Stratix系列系列FPGA 4.Cyclone系列低成本系列低成本FPGA2.6器件的选择2.6器件的选择1.器件的命名规则器件的命名规则ALTERA产品型号命名：XX XX XX X XXX X X（如：EP3C16E144C8）1 2 3 4 5 6 71前缀：一般为EP（Enhanced PLD）2器件型号（C：Cyclone，S：Stratix)3.LE数量（16：16,000个LE）4封装形式（E：EPFQ封装）5.管脚数目（144：144个引脚）6温度范围（C：0至70，I：-40至85，M：-55至125）7速度级别：一般有6、7、8三种，数字越小速度越快2.6器件的选择2.6器件的选择2.器件的逻辑资源量的选择器件的逻辑资源量的选择3芯片速度的选择芯片速度的选择具体设计中应对芯片速度的选择有一综合考虑，并不是速度越高越好。芯片速度的选择应与所设计的系统的最芯片速度的选择应与所设计的系统的最高工作速度相一致。高工作速度相一致。使用了速度过高的器件将加大电路板设计的难度。这是因为器件的高速性能越好，则对外界微小毛刺信号的反映灵敏性越好，若电路处理不当，或编程前的配置选择不当，极易使系统处于不稳定的工作状态。4器件功耗的选择器件功耗的选择由于在线编程的需要，CPLD的工作电压多为5 V，而FPGA的工作电压的流行趋势是越来越低，3.3 V和2.5 V的低工作电压的FPGA的使用已十分普遍。因此，就低功耗、高集成度方面，FPGA具有绝对的优势。5FPGA/CPLD的选择的选择