高速数字PCB板设计中的信号完整性分析.pdf

高速数字P C B 板设计中的信号完整性分析王爱珍(忻州师范学院山西忻州0 3 4 0 0 0)摘要：当今飞速发展的电子设计领域，信号频率的不断提高，印制电路板变小，布线密度加大都使得信号完整性问题越来越成为一个值得关注的问题。尤其是串扰和反射，常造成数字电路的误动作，从信号完整性的定义出发，介绍了信号完整性的主要问题，提出了解决串扰和反射的方法，并在A l t i u mD e s i g n e r 环境下对一种端接技术进行了验证，结果表明：合理的端接可以改善信号完整性中的反射现象。关键词：P C B 板；信号完整性；反射i 串扰中图分类号：T P 2 7 4文献标识码：B文章编号：1 0 0 4 3 7 3 X(2 0 0 9)0 1 1 7 7 一0 4A n a l y s i so fS i g n a lI n t e g r a l i t yi nt h eD e s i g no fH i g hS p e e dD i g i t a lP C BW A N GA i z h e n(X i n z h o uT e a c h e r sU n i v e r s i t y X i n z h o u，0 3 4 0 0 0 C h i n a)A b s t r a c t：W i t ht h ed e v e l o p m e n to fe l e c t r i c a ld e s i g n，h i g h e rs i g n a lf r e q u e n c y，s m a l l e rP C Bb o a r da n db i g g e rr o u t i n gd e n s i t y，t h es i g n a li n t e g r i t yb e c o m e sm o r ea n dm o r ei m p o r t a n t E s p e c i a l l yc r o s s t a l ka n dr e f l e c t i o n，w h i c ho f t e nl e a dt Ot h ee r r o ro fd i g i t a lc i r c u i t s I t sm a i np r o b l e m so nt h eb a s i so ft h ed e f i n i t i o no fs i g n a li n t e g r i t yi si n t r o d u c e d，t h es o l v i n g m e t h o d so ft h ec r o s s t a l ka n dr e f l e c t i o na r eb r o u g h tf o r w a r d，t h er e l i a b i l i t yi sp r o v e db yt h et o o lo fA l t i u mD e s i g n e r，t h er e s u l t si n d i c a t ep r o p e rt e r m i n a t i o nc a ni m p r o v et h er e f l e c t i o n K e y w o r d s：P C Bb o a r d；s i g n a li n t e g r a l i t y；r e f l e c t i o n；c r o s s t a l k随着集成电路输出开关速度提高以及P C B 板密度增加，信号完整性(S i g n a lI n t e g r i t y，s I)已经成为高速数字P C B 设计必须关心的问题之一，元器件和P C B 板的参数、元器件在P C B 板上的布局、高速信号线的布线等因素，都会引起信号完整性的问题，对于P C B 布局来说，信号完整性需要提供不影响信号时序或电压的电路板布局，而对电路布线来说，信号完整性则要求提供端接元件、布局策略和布线信息。P C B 上信号速度高、端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题，从而可能使系统输出不正确的数据、电路工作不正常甚至完全不工作，如何在P C B 板的设计过程中充分考虑信号完整性的因素，并采取有效的控制措施，已经成为当今P C B 设计业界中的一个热门话题。1 信号完整性问题良好的信号完整性，是指信号在需要的时候能以正确的时序和电压电平数值做出响应。反之，当信号不能正常响应时，就出现了信号完整性问题。信号完整性问题能导致或直接带来信号失真、定时错误、不正确数据、收稿日期：2 0 0 8 一0 6 1 6基金项目：忻州师范学院科研基金资助项目地址和控制线以及系统误工作，甚至系统崩溃，信号完整性问题不是某单一因素导致的，而是板级设计中多种因素共同引起的。I C 的开关速度，端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题。主要的信号完整性问题包括：延迟、反射、同步切换噪声、振荡、地弹、串扰等。2 信号完整性的定义【1 信号完整性是指信号在电路中能以正确的时序和电压做出响应的能力，是信号未受到损伤的一种状态，它表示信号在信号线上的质量。2 1 延迟(D e l a y)延迟是指信号在P C B 板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号，到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号，如图1 所示，传输线1 7 7万方数据时延已经成为时钟脉冲周期中的重要部分。图1 传输延时对信号的影响示意图2 2 反射(R e f l e c t i o n)反射就是子传输线上的回波。当信号延迟时间(D e l a y)远大于信号跳变时间(T r a n s i t i o nT i m e)时，信号线必须当作传输线。当传输线的特性阻抗与负载阻抗不匹配时，信号功率(电压或电流)的一部分传输到线上并到达负载处，但是有一部分被反射了。若负载阻抗小于原阻抗，反射为负；反之，反射为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面不连续等因素的变化均会导致此类反射。2 3同步切换噪声(S S N)当P C B 板上的众多数字信号同步进行切换时(如C P U 的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声(地弹)。S S N 和地弹的强度也取决于集成电路的I O 特性、P C B 板电源层和平面层的阻抗以及高速器件在P C B 板上的布局和布线方式。2 4串扰(C r o s s t a l k)串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。串扰噪声源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁耦合。串绕有可能引起假时钟，间歇性数据错误等，对邻近信号的传输质量造成影响。实际上，我们并不需要完全消除串绕，只要将其控制在系统所能承受的范围之内就达到目的。P C B 板层的参数、信号线间距、驱动端和接收端的电气特性、基线端接方式对串扰都有一定的影响。2 5过冲(O v e r s h o o t)和下冲(U n d e r s h o o t)过冲就是第一个峰值或谷值超过设定电压，对于上升沿，是指最高电压，对于下降沿是指最低电压。下冲是指下一个谷值或峰值超过设定电压。过分的过冲能够引起保护二极管工作，导致其过早的失效。过分的下冲能够引起假的时钟或数据错误(误操作)。2 6 振荡(R i n g i n g)和环绕振荡(R o u n d i n g)振荡现象是反复出现过冲和下冲。信号的振荡即由线上过渡的电感和电容引起的振荡，属于欠阻尼状态，而环绕振荡，属于过阻尼状态。振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。17 82 7，地电平反弹噪声和回流噪声在电路中有较大的电流涌动时会引起地平面反弹噪声，如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(0V)上产生电压的波动和变化，这个噪声会影响其他元件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会生成地平面回流噪声。同样，电源层也可能会被分割为2 5V，3 3V，5V 等。所以在多电压P C B 设计中，对地电平面的反弹噪声和回流噪声需要特别注意。3 信号完整性解决方法 2-s 信号完整性问题不是由某一单一因素引起的，而是板级设计中多种因素共同引起的，主要的信号完整性问题包括反射、振铃、地弹、串扰等，下面主要介绍串扰和反射的解决方法。3 1串扰分析串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。由于串扰大小与线间距成反比，与线平行长度成正比。串扰随电路负载的变化而变化，对于相同拓扑结构和布线情况，负载越大，串扰越大。串扰与信号频率成正比，在数字电路中，信号的边沿变化对串扰的影响最大，边沿变化越快，串扰越大。针对以上这些串扰的特性，可以归纳为以下几种减小串扰的方法：(1)在可能的情况下降低信号沿的变换速率通过在器件选型的时候，在满足设计规范的同时应尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。(2)容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以减小负载可以减小耦合干扰的影响。(3)在布线条件许可的情况下，尽量减小相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离，如采用3 W 原则(走线问距离间隔必须是单一走线宽度的3 倍或两个走线问的距离间隔必须大于单一走线宽度的2 倍)。更有效的做法是在导线间用地线隔离。万方数据(4)在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1 4 波长就接人地层。(5)感性耦合较难抑制，要尽量降低回路数量，减小回路面积，信号回路避免共用同一段导线。(6)相邻两层的信号层走线应垂直，尽量避免平行走线，减少层间的串扰。(7)表层只有一个参考层面，表层布线的耦合比中间层要强，因此，对串扰比较敏感的信号尽量布在内层。(8)通过端接，使传输线的远端和近端、终端阻抗与传输线匹配，可大大减少串扰和反射干扰。3 2 反射分析当信号在传输线上传播时，只要遇到了阻抗变化，就会发生反射，解决反射问题的主要方法是进行终端阻抗匹配。3 2 1典型的传输线端接策略在高速数字系统中，传输线上阻抗不匹配会引起信号反射，减少和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为0。传输线的长度符合下列的条件应使用端接技术：L t r 2 t D d。式中，L 为传输线长；，为源端信号上升时间；t 叫为传输线上每单位长度的负载传输延迟。传输线的端接通常采用2 种策略：使负载阻抗与传输线阻抗匹配，即并行端接；使源阻抗与传输线阻抗匹配，即串行端接。(1)并行端接并行端接主要是在尽量靠近负载端的位置接上拉或下拉阻抗，以实现终端的阻抗匹配，根据不同的应用环境，并行端接又可以分为如图2 所示的几种类型。可专可G N D(a)简单并行端接G N D(b)裁维宁并行端接V c c(c)主动并行端接了工卒G N D(d)并行A C 端接。G N D(c)二级管并行端接图2 并行端接方法示意图(2)串行端接串行端接是通过在尽量靠近源端的位置串行插入一个电阻到传输线中来实现，串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗。这种策略通过使源端反射系数为零，从而抑制从负载反射回来的信号(负载端输入高阻，不吸收能量)再从源端反射回负载端。3 2 2不同工艺器件的端接技术阻抗匹配与端接技术方案随着互联长度、电路中逻辑器件系列的不同，也会有所不同。只有针对具体情况，使用正确、适当的端接方法才能有效地减少信号反射。一般来说，对于一个C M O S 工艺的驱动源，其输出阻抗值较稳定且接近传输线的阻抗值，因此对于C M O S 器件使用串行端接技术就会获得较好的效果；而T T L 工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同，这时，使用并行戴维宁端接方案则是一个较好的策略；E C L 器件一般都具有很低的输出阻抗，因此，在E C L 电路的接收端使用一下拉端接电阻来吸收能量则是E C L 电路的通用端接技术。当然上述方法也不是绝对的，具体电路上的差别、网络拓扑结构的选取、接收端的负载数量都是可以影响端接策略的因素，因此在高速电路中实施电路的端接方案时，需要根据具体情况来选取合适的端接方案，以获得最佳的端接效果。4 信号完整性分析建模合理进行电路建模仿真是最常见的信号完整性解决方法，在高速电路设计中，仿真分析越来越显示出优越性。它给设计者以准确、直观的设计结果，便于及早发现问题，及时修改，从而缩短设计时间，降低设计成本。常用的有3 种：S P I C E(S i m u l a t i o nP r o g r a mw i t hI CE m p h a s i s)模型，I B I S(I OB u f f e rI n f o r m a t i o nS p e c i f i c a t i o n)模型，V e r i l o g A 模型。S P I C E 是一种功能强大的通用模拟电路仿真器。它由两部分组成：模型方程式(M o d e lE q u a t i o n)和模型参数(M o d e lP a r a m e t e r s)。由于提供了模型方程式，因而可以把S P I C E 模型与仿真器的算法非常紧密地连接起来，可以获得更好的分析效率和分析结果；I B I S 模型是专门用于P C B 板级和系统级的数字信号完整性分析的模型。它采用I V 和V T 表的形式来描述数字集成电路I O 单元和引脚的特性，I B I S 模型的分析精度主要取决于I V 和V T 表的数据点数和数据的精确度，与S P I C E 模型相比，I B I S 模型的计算量很小。5 仿真验证采用异步收发报机实例电路来展示结果。在A h u mD e s i g n e r 软件仿真环境下设置激励信号为5 0n s，电1 7 9万方数据源设置为5V，其他设置默认，对R T S B 网络的U 3 5脚进行仿真，仿真情况如图3 所示：a 曲线是端接前的信号波形，可以看到存在严重的信号反射；曲线b，C 为地端接电阻后的信号波形，端接电阻值不同；d 曲线为戴维南端接后的信号波形，从图中可以看出端接电阻可以基本消除反射，缺点是端接电阻到地使地高电平电压下降，端接电阻到电源使电源低电平升高。图3 仿真结果示意图6 结语基于微电子技术的不断发展，高速器件的使用和高速数字系统设计越来越多，系统数据速率、时钟速率和电路密集度都在不断增加，对P C B 板的设计要求也越来越高，特别是信号完整性问题。要保证P C B 具有良好的信号完整性就必须综合多种影响因素，合理布局、布线，从而提高产品性能。参考文献 1 3 傅晓程印制电路板的电磁兼容问题研究 J 试验技术与管理，2 0 0 6，2 3(2)：1 9 2 5 2 向红权，苏先海，王瑛P C B 设计中的电磁兼容性 J 现代电子技术，2 0 0 6，2 9(6)，1 4 2 1 4 4 3 吴荣海，程智宾印刷电路板的电磁兼容设计 J 宁德师专学报，2 0 0 6，1 8(4)：4 2 6 4 2 8 4 于月森，伍小杰，王青春高速电路印刷电路板的可靠性设计 J 电子质量，2 0 0 6(1 1)：2 9 3 1 5 吕英华信号完整性分析与实现 J 电气技术，2 0 0 7(2)：2 2-2 7 6 曹宇，丁志刚，宗宇伟P C B 板级信号完整性的仿真及应用 J 泰州职业技术学院学报，2 0 0 6，6(6)：3 0 3 2 7 陈倩基于高速时钟电路终端的信号完整性分析 J 电讯技术，2 0 0 5，4 5(3)：1 8 5 1 8 8 8 朱良乐高速信号完整性分析 J 山西建筑，2 0 0 7，3 3(3 6)：3 6 4 3 6 5 9 吴伯春，龚清萍信号完整性分析技术 J 航空电子技术，2 0 0 4，3 6(2)：2 0 2 4 1 0 秦德淳，陈雷，蒲有珠基于信号完整性分析的阻抗匹配问题研究 J 科学技术与工程，2 0 0 8，8(4)；10 5 2 10 5 4 作者简介王爱珍女，1 9 7 6 年出生，讲师。研究方向为应用电子。(上接第1 7 6 页)4 结语通过构造接地网络对应的原始网和故障网，运用电路理论中的特勒根定律，将原始网和故障网各支路电阻的变化量表示为节点电压至参考节点路径各支路电压电流的线性关系，并在此基础上提出了一种基于线性最z b-乘优化的迭代算法。该方法模型简单，所需测试参数少，且具有快速收敛的特点。仿真实例结果验证该方法是一种接地网故障诊断的有效方法。参考文献 1 许非吾，张亮，刘义华，等5 0 0k V 兰亭变电所接地网降阻改造 J 高电压技术，2 0 0 8，3 4(4)：8 3 9 8 4 1 2 王新翠，彭敏放基于对称复镜象法接地网接地电阻的算法 J 现代电子技术，2 0 0 7，3 0(9)：1 4 3 1 4 5 3 彭珑，郭洁，李晓峰微量处理法在变电站接地网腐蚀诊断中的探讨 J 高电压技术，2 0 0 7，3 3(7)：1 9 9 2 0 2 4 王萍，刘浔变电站地网故障诊断理论与实验方法 J 水电能源科学，2 0 0 6，2 4(3)：7 9 8 1 5 王新翠，彭敏放接地网接地电阻的优化算法E J 微计算机信息，2 0 0 7，2 3(1 8)：1 0 5 1 0 6 6 刘洋，崔翔，卢铁兵变电站接地网的断点诊断方法 刀电网技术，2 0 0 8，3 2(2)：2 1 2 5 7 王森，朱小明，安宗贵，等变电站地网缺陷综合诊断方法的研究口 陕西电力，2 0 0 6，3 4(1)：2 3 2 6 作者简介邹红妮女，1 9 6 9 年出生，大学学历主要研究方向为电路理论及其应用。1 8 0坝代电子技市(半月刊)欢迥投稿0 2 9-8 5 3 9 8 7 7 1万方数据高速数字PCB板设计中的信号完整性分析高速数字PCB板设计中的信号完整性分析作者：王爱珍，WANG Aizhen作者单位：忻州师范学院,山西,忻州,034000刊名：现代电子技术英文刊名：MODERN ELECTRONICS TECHNIQUE年，卷(期)：2009，32(1)被引用次数：0次 参考文献(10条)参考文献(10条)1.傅晓程 印制电路板的电磁兼容问题研究期刊论文-实验技术与管理 2006(02)2.向红权.苏先海.王瑛 PCB设计中的电磁兼容性期刊论文-现代电子技术 2006(06)3.吴荣海.程智宾 印刷电路板的电磁兼容设计期刊论文-宁德师专学报 2006(04)4.于月森.伍小杰.王青春 高速电路印刷电路板的可靠性设计期刊论文-电子质量 2006(11)5.吕英华 信号完整性分析与实现期刊论文-电气技术 2007(02)6.曹宇.丁志刚.宗宇伟 PCB板级信号完整性的仿真及应用期刊论文-泰州职业技术学院学报 2006(06)7.陈倩 基于高速时钟电路终端的信号完整性分析期刊论文-电讯技术 2005(03)8.朱良乐 高速信号完整性分析期刊论文-山西建筑 2007(36)9.吴伯春.龚清萍 信号完整性分析技术期刊论文-航空电子技术 2004(02)10.秦德淳.陈雷.蒲有珠 基于信号完整性分析的阻抗匹配问题研究期刊论文-科学技术与工程 2008(04)相似文献(10条)相似文献(10条)1.学位论文 黄迎祺 高速PC和笔记本电脑PCB板信号完整性设计 2007 从TTL、GTL到HSTL、SSTL，目前芯片接口物理标准的演变反映了集成电路工艺的不断进步，同时也反映了现代工艺对高速信号传输要求的不断提高。而根据一些业内调查显示，大约20的PCB设计(甚至更多)是由于信号完整性问题而导致最终失败的。与之相对应的是，随着用户对于台式机和笔记本电脑的需求越来越多，对品质要求也越来越高，对处理速度需求越来越快，在市场的需求下下游PC和笔记本电脑电脑芯片厂商如INTEL，AMD，VIA，ATI，NVIDIA，SIS等，都将从传统的兆级电路系统和芯片设计提升到百兆甚至千兆级的级别，同时相对的工S0协议部门制定的适用于PC和笔记本电脑电脑系统的高速信号的协议也越来越多，像LVDS，DVI，PCI-E，DDR，DDR2，DDR 3，Front side bus，DMI，USB，Sata，FIRE1394，Ethernet等-系列的新的高速协议相继出现。我们知道相对于低速的数字设计而言，高速数字设计强调被动电路元件的作用。这些被动元件包括电线，电路板，和集成电路封装所组成的数字产品。在低速设计中，被动元件只是被看作产品封装的一部分，但是在高速设计中，它们直接影响了电路性能，如信号传输(振铃和反射)，信号相互作用(串扰)以及电磁辐射等。这些高速信号协议的出现以及PCB板层的限制导致系统的PCB板设计越来越困难，因此基于这个原因，信号完整性以及重视信号完整性变得日益重要。而在具体的信号完整性分析时中，影响到电路的负载特性以及波形性能的因素太多，这样势必对电路设计者要求更高，电路设计者要考虑这些控制的实际实现方式以及相对应的措施。本论文基于高速信号在PC和笔记本电脑系统的PCB板设计的内在性质及其影响理论，简要的讨论了如何针对高速PCB板信号完整性设计及仿真来提高信号的品质及如何避免噪声干扰。2.学位论文 王洛欣 高速并行总线接口的信号完整性分析与设计 2006 实现诸如并行处理或者其他复杂的功能，且工作在更高工作频率的高性能系统对承载这些电路的单板设计的提出了更苛刻的要求。当前设计人员面临的设计问题主要是严密的时钟分布和高速接口设计以满足当前对带宽的迫切要求。随着集成电路开关速度的提高以及PCB(PrintedCircuitBoard)板密度的增加，信号完整性问题已成为高速PCB设计必须关注的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在高速PCB设计过程中充分考虑信号完整性因素，并采取有效的控制措施，已成为当今PCB设计业界的一个热门课题。关于信号完整性分析的应用也是一个比较重要的课题。总线作为各个模块的公共数据通道，它的稳定性通常关系到整个系统的性能。人们在总线设计方面已经进行了很多的研究。在总线设计过程中，通常使用信号完整性来进行分析，这个概念贯穿在整个总线系统的设计过程中。本文介绍了高速并行总线互连设计中出现的信号完整性问题及新的设计方法学。对相关的时序、反射、串扰和地弹等问题进行了深入讨论，并利用Cadence公司EDA软件SpecctraQuest对其作了相应的仿真。根据以上研究的结果，指导本人完成了实际工程项目可视电话方案的设计制作，制出的PCB板性能稳定可靠、系统工作正常，达到了一次制板成功的预期目的，缩短了研发周期，降低了成本。充分表明了信号完整性分析对于高速互连设计的重要性。3.期刊论文 吴莹.袁嗣杰.汪顶武.WU Ying.YUAN Si-jie.WANG Ding-wu 卫星焦面PCB板的EMC设计和仿真-火力与指挥控制2006,31(9)总结了设计卫星焦面PCB板中用于解决电磁兼容问题的措施.设计中使用Protel 99SE绘制原理图、制PCB板和DRC检查;用Hyperlynx6.1输出传输线模型;用OrCAD9.2绘制等效传输线原理图、仿真信号完整性波形、确定端接方式和数值.充分地利用了三个软件的特点,对该板进行了电磁兼容设计,信号完整性分析,灵活地实现了多板间的仿真分析,并用仿真结果检验和反馈了PCB的设计.最后给出了用仿真解决时钟信号完整性问题的一个实例.4.学位论文 韩海涛 高速数字PCB板互连噪声建模与仿真研究 2006 随着集成电路制造工艺突飞猛进地发展(已经达到65nm)，越来越多的高开关速度、高管脚密度器件被应用于数字系统当中，而与此同时，系统的供电电压呈现明显的下降趋势(从5V到1.2V)。具体体现到高速PCB板级设计上，则为信号完整性(SignalIntegrity，简称SI)、电源完整性(PowerIntegrity，简称PI)和电磁兼容性(ElectroMagneticCompatibility，简称EMC)问题的影响已经达到了不可忽略的地步，经常会出现逻辑功能正确的数字系统不能在物理结构上实现。因此，如何在系统设计以及板级设计中考虑SI/PI/EMI问题，并采用有效的控制措施和设计规则使达到“设计即正确”(“CorrectByDesign”)的理想状态，成为当今系统设计工程师和PCB设计业界中的一个热门课题。简单地说，高速设计问题无外乎数字信号变形、时序和辐射问题；从研究对象来讲，无非是对有源驱动/接收单元和无源互连单元进行建模与仿真。本文只考虑了无源互连单元使信号变形的问题(即互连噪声)，包括延迟、反射、微带不连续、串扰、同步切换噪声等SI/PI问题。目前也有一些针对这些噪声的高速PCB板级仿真软件，但它们都缺乏详尽的建模能力，特别是当频率逐渐提高和电路板日益复杂后，更是显得无能为力，要精确地对互连结构进行分析，三维全波仿真器似乎不可缺少，其缺点就是速度慢，对整板仿真几乎不可能实现，但非常适用于规则开发，而这正好是本文除了建模与仿真方法研究外另一个重点。为了达到精度和速度的平衡，本文找到了一种“场”“路”结合的方法，既使得结果中蕴涵了实际PCB板中物理结构信息，又很好地解决了仿真速度的问题。首先通过电磁场数值分析方法有限元法(FEM)对互连结构进行仿真分析，而得到的散射/导纳/阻抗矩阵参数(S/Y/Z矩阵参数)，然后通过矢量拟合方法(VFM)把S/Y/Z矩阵参数转化为等效SPICE等效电路模型，并且提取出电路参数，完成了频域到时域的转换，最后使用电路仿真器进行时域仿真，从而开发出了一系列高速数字PCB板设计规则。本文对这种方法(命名为FEM-VFM)作了详尽的论述，并且运用到实际的互连噪声分析当中，得到了一些设计规则。希望该方法会给信号完整性工程师提供一种新的思路，而开发出的这些规则会对国内历史还不到十年的高速数字PCB设计领域有一定的指导意义。5.期刊论文 陈书汉.庞其昌 高速DSP系统的PCB板设计研究-科学技术与工程2007,7(23)介绍了高速DSP系统PCB板的特点以及基于信号完整性设计应注意的几个问题,包括电源线设计、地线设计、阻抗匹配端接技术.测试结果表明,该设计方案可靠、合理,很好地解决了系统的信号完整性问题.6.学位论文 胡海欣 高速PCB板级信号完整性问题研究 2004 电子设计领域的快速发展，使得由集成电路构成的电子系统朝着大规模、小体积和高速度的方向发展。随着芯片的体积越来越小，电路的开关速度越来越快，PCB的密度越来越大，以及信号的工作频率越来越高，如何正确处理板级信号完整性问题已经成为高速PCB设计能否成功的关键。课题首先介绍了传输线的类型和PCB的基本结构，分析了PCB结构对信号传输性能的影响。课题重点研究了板级信号完整性的关键技术-端接和串扰。在高速数字系统设计中，端接的好坏决定了系统的成败，本文仔细研究了端接技术的原理、类型以及各种端接方式的适用范围；针对高速PCB中普遍存在的串扰问题，仔细分析了串扰产生的原因和造成的危害，总结了一些减小串扰的措施。过去高速PCB布线时，过孔的阻抗常常被忽略，而正是这种过孔阻抗不连续所引起的反射，导致了严重的信号完整性问题。课题通过对PCB过孔的理论分析，提出了一种阻抗可控的过孔设计方法。应用这种方法，可以有效地解决传输线阻抗不连续的问题，借助于仿真工具对这种设计方法进行了仿真与验证。现代高速PCB设计中，电源的种类越来越多，一个平面存在多种电源的现象(电源分割技术)也越来越多地出现。课题中介绍了信号跨电源分割的基本原理，仔细分析了信号跨电源分割造成的危害，研究了数模混合PCB的设计方法。基于器件模型的板级信号完整性分析的PCB设计方法已成为现代高速PCB设计的主流。作为巨型机等重点工程PCB设计方法的探索与研究，课题中着重研究了目前主流的PCB仿真工具和仿真方法，仔细分析了器件模型的原理和建立方法，并通过实例，用仿真工具进行实际的仿真与分析，对重点工程PCB设计分析方法进行了有益的探讨。过去的PCB仿真，要加载SPICE模型才能完成，太复杂也很难实现，课题中采用加载IBIS模型进行信号完整性分析的方法，对影响板级信号完整性的各主要因素都进行了详细的仿真；另外，在板级仿真时，有时找不到合适的IBIS模型，通过分析信号的类型和IBIS模型的语法格式，提出一种利用同类I/OBuffer模型替代仿真的方法，从而解决了板级仿真的可实现性问题。7.期刊论文 周萍.Zhou Ping 高速PCB板的信号完整性设计-电子质量2009,(1)随着集成电路开关速度的提高以及PCB板密度的增加,信号完整性问题已成为高速PCB设计必须关注的问题之一.如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键.此文在充分考虑SI的基础上,利用Cadence的Allegro完成了基于DSP和FPGA的某信号处理机的硬件设计,并使用Mentor公司的Hyperlynx进行仿真分析优化PCB设计,避免了信号完整性的潜在影响.8.学位论文 徐红波 高速通信系统中PCB板级电源分配系统对信号完整性影响的研究电源完整性 2005 本文从高速通信系统的PCB板级电源完整性分析入手：介绍了电源完整性的相关定义，分析了产生电源完整性问题的原因以及电源完整性问题对高速线路造成的影响。并着重分析了电源分配系统的同步切换噪声，地弹等现象；分析了旁路电容在解决电源完整性问题中的重要作用；推导建立了组成电源分配系统的开关电源模块，电源、接地平面，和旁路电容的Spice模型；利用Cadence公司的SPECCTRAQuestTMPowerIntegrity设计仿真工具，将所建立的模型有效的应用到媒体网关产品A7XXX的媒体转换MCM控制模块的电源完整性分析中，对部分电源分配路径进行了优化设计；首次采用动态电子负载测量方法，自行设计了电源完整性模拟测试验证环境。通过对MCM控制模块的开关电源和控制电路板的电源完整性测试，验证分析了各种旁路电容对电源完整性的影响，并总结探讨了高速系统的电源完整性设计流程和方法。9.期刊论文 曹小秋.刘李明.曾金.肖彤.Cao Xiaoqiu.Liu Liming.Zeng Jin.Xiao Tong 高速实时系统中PCB板级信号完整性分析与仿真-电子测量与仪器学报2008,22(z2)随着高速电路的发展,信号工作频率不断提高,在PCB设计中对信号完整性的分析尤为重要.本文对影响信号完整性的因素,传输线特性、信号的反射及串扰、差分走线及阻抗等进行了比较系统的分析,并通过PCB板层堆叠与阻抗匹配、信号线阻抗匹配和PCB布局方案等手段,获得了满意的仿真和实际效果.10.学位论文 郑小钦 基于信号完整性分析的SAS扩展器设计 2008 存储接口串行化已成为高性能I/O技术的发展趋势，SAS是新兴的串行磁盘连接技术。SAS接口芯片、适配器、硬盘驱动器和SAS扩展器构成一个SAS存储系统，其中，SAS扩展器是这个系统中的核心设备，实现多发起端至多目标端的数据交换，数据传输速率高达3Gbps。高传输速率提高了存储系统的性能，同时也带来信号串扰的隐患，导致数据传输出错的可能性增加。另外，集成电路开关速度的提高以及PCB板密度的增加，也使得元器件和PCB板的参数、元器件在PCB板上的布局、传输线在PCB板上的拓扑结构等因素引起信号完整性问题，导致系统工作不稳定，影响系统的互通性。必须在高速PCB设计过程中充分考虑这些因素，并采取相应的控制措施，保证信号的完整。本研究对高速电路设计和高速PCB设计技术进行了研究和分析，目标设备是能在SAS存储系统中稳定工作的高质量SAS扩展器。反射、串扰、同步开关噪声等主要信号完整性问题在文中进行了深入剖析，针对实际项目提出了潜在的问题；对传输线阻抗计算方法进行了探讨，提出了阻抗匹配的策略；研究了信号层间串扰的解决办法，设计最佳板层堆栈，并对差分信号线实行等长匹配；在对高速数据连接器、过孔、传输线的模型建立的基础上，借助EDA软件对关键网络进行仿真，反复比较得出最优端接策略，形成最佳布局布线指南。对设计的处理过程中，不拘泥于单一的模型和芯片商提供的设计标准，采取了多种模型相结合的灵活方式。基于信号完整性分析的SAS扩展器设计，将信号完整性问题解决在制板之前，不仅缩短了研发周期，降低了研发成本，也进一步验证了信号完整性分析在高速PCB设计过程中的重要性。本文链接：http:/