高速PCB设计培训提纲.pdf
OT Systems1高速高速 PCBPCBPCBPCB 设计培训设计培训-EMCEMCEMCEMC 技术培训技术培训培训形式：培训形式：内部培训（研发部）培训目的：培训目的：通过此次培训增强我司研发人员的电磁兼容意识，掌握有效的 EMC设计方法，在产品的设计阶段就导入正确 EMC 设计策略，从产品设计源头解决 EMC 问题，将可以减少许多不必要的人力及研发成本，缩短产品上市周期。重重 要要 性性：随着中国加入 WTO，为了使我司的产品在国际及国内市场中满足电磁兼容（EMC）要求，从而快速低成本的取得相关认证，这已是我们公司现在面临比较棘手的问题！但目前我司研发人员还没有很好掌握EMC 的设计方法，相对缺乏电磁兼容意识，同时公司研发系统没有建立一套完善的 EMC 流程，导致多数产品在后期不能顺利的通过测试与认证，影响了产品的上市进度。如果能从设计流程的早期阶段就导入正确 EMC 设计策略,同时研发工程师掌握正确的 EMC 设计方法，从产品设计源头解决 EMC 问题，将可以减少许多不必要的人力及研发成本，缩短产品上市周期。第一部分第一部分基本概念基本概念1.1.1.1.EMCEMCEMCEMC：ElectromagneticElectromagneticElectromagneticElectromagnetic CompatibilityCompatibilityCompatibilityCompatibility2.2.2.2.EMCEMCEMCEMC 定义：定义：在同一电磁环境中，设备能够不因为其他设备的干扰影响其正常工作，同时也不对其他设备产生影响工作的干扰。3.3.3.3.EMCEMCEMCEMC 三要素：三要素：干扰源、耦合路径及敏感设备。4.4.4.4.EMC=EMC=EMC=EMC=EMI+EMI+EMI+EMI+EMSEMSEMSEMS5.5.5.5.EMIEMIEMIEMI：ElectromagneticElectromagneticElectromagneticElectromagnetic InterferenceInterferenceInterferenceInterference6.6.6.6.EMSEMSEMSEMS：ElectromagneticElectromagneticElectromagneticElectromagnetic SusceptibilitySusceptibilitySusceptibilitySusceptibility7.7.7.7.国际标准：国际标准：FCCFCCFCCFCC、CECECECE、3C3C3C3C、VCCIVCCIVCCIVCCI 等。等。8.8.8.8.PCBPCBPCBPCB：PrintedPrintedPrintedPrinted CircuitCircuitCircuitCircuit BoardBoardBoardBoard第二部分第二部分 EMIEMI 和和 EMCEMC 纵览纵览在现代电子设计中EMI是一个主要的问题。为抗干扰，设计者要么除掉干扰源，要么保护受影响的电路，最终的目的都是为了达到电磁兼容的目的。仅仅达到电磁兼容也许还不够。虽然电路工作在板级，但它有可能对系统的其他部件辐射噪音、干扰，从而引起系统级的问题。此外，系统级或者设备级的EMC不得不满足某些辐射标准，以便不影响其他设备。许多发达国家在电子产品上有非常严格的EMC标准。为了达到这些要求，设计者必须考虑从板极开始的EMI抑制。一个简单的EMI模型包含三个元素，EMI源、耦合路径及敏感设备，如下图所示：OT Systems21.EMI源：EMI源包括微处理器，微控制器，静电放电，传播器，瞬态电源器件，如机电继电器，电源开关，闪电等。在一个微控制的系统里面，时钟电路通常是宽带噪音的最大产生者，这种噪音分布在整个频段范围内。随着快速半导体使用的增加，这种电路可以产生高达300MHZ的谐波干扰。2.耦合路径：噪音能耦合进电路的一个最简单的途径是通过导体传导。如果一条线经过一个吵杂的环境，那么它会引入噪音并把噪音传播到余下的电路中。举例来说，噪音可以通过电源线传播到其他电路中。耦合也可以发生在哪些共有公共阻抗的电路。举例来说，两个电路共享运送电源供给的导体和到地回路的导体，那么当其中一个电路突然产生一个电流要求时，因为这两个电路共享电源线和源阻之间的公共阻抗，另外一个电路的供给电压就会降低。这种耦合影响可以通过降低共享阻抗来减少。不幸的是，源阻抗耦合是电源固有的，而且不能减少，同样的影响也发生在到地的导体上面。在一个电路中的数字回流在另外一个电路的回路上产生一个反弹，一个不稳定的地将严重影响某些低电平模拟电路的性能，例如运放，ADC转换和传感器。对所有的电路来说，耦合也发生在有电磁辐射的区域。无论什么时候电流发生变化时，电磁干扰波也就产生了，这些电磁波可以耦合到附近的电路和干扰电路中的其他信号。3.敏感设备：所有的电子电路都能接收电磁干扰传播。尽管有一些EMI通过RF辐射被接收，但大多数EMI都通过传导被接收。在数字电路中，许多临界信号容易收到EMI的干扰，比如说RESET,中断和控制信号，运放，控制电路，电源调整芯片也容易收到噪音的干扰。为了达到EMC的标准，设计者应当减小产品中的射频辐射，增加产品的抗干扰性。辐射和感应的免疫性都可以归类到辐射耦合和传导耦合，辐射耦合对高频影响更多，而传导耦合对低频影响更多一些。4.EMC花费产品生命周期中产品生命周期中 EMCEMCEMCEMC 介入时间与成本的关系介入时间与成本的关系当设计者选择器件，设计电路和做PCB layout 时，把EMC 放在首要位置来考虑好像不大可能，但是本文档有什么建议要你牢记的话，那就是尽可能减少贫瘠的元件选择，拙劣的电路设计和拙劣的PCB 的layout。产品生命周期（时间）可行措施/成本成本措施方法OT Systems35.EMCEMCEMCEMC 设计的一般原则设计的一般原则EMC 设计应是任何电子器件和系统综合设计的一部分。它远比试图使产品达到 EMC 的其他方法更节约成本。EMC 的主要设计技术包括：电磁屏蔽方法、电路的滤波技术以及包括应特别注意的接地元件搭接的接地设计。下图给出了器件和系统 EMC 最佳设计的推荐方法。这是一个金字塔式图形。首先，优秀的 EMC 设计的基础是良好的电气和机械设计原则的应用。这其中包括可靠性考虑，比如在可接受的容限内设计规范的满足，好的组装方法以及各种正在开发的测试技术。一般来说，驱动当今电子设备的装置要安装在 PCB 上。这些装置由具有潜在干扰源以及对电磁能量敏感的元件和电路构成。因此，PCB EMC 设计是 EMC设计中的下一个最重要的问题。有源元件的位置、印制线的走线、阻抗的匹配、接地的设计以及电路的滤波均应在 EMC 设计时加以考虑。一些 PCB 元件还需要进行屏蔽。再次，内部电缆一般用来连接 PCB 或其他内部子组件。因此，包括走线方法和屏蔽的内部电缆 EMC 设计对于任何给定器件的整体 EMC 来说是十分重要的。在 PCB 的 EMC 设计和内部电缆设计完成以后，应特别注意机壳的屏蔽设计和所有缝隙、穿孔和电缆通孔的处理方法。最后，还应着重考虑输入和输出电源和其他电缆滤波问题。一般来讲，EMI 防护是一个系统工程，从产品设计开发阶段即需要将 EMI 贯穿始终。但是，由于各个方面的原因，高频线路很难达到在 PCB 设计阶段即解决 EMI 问题，大多都需要通过对机壳进行屏蔽处理来达到防 EMI 效果。第三部分第三部分几种简便有效的电磁防护措施几种简便有效的电磁防护措施1 1 接地接地电流返回其源的低阻抗通道将电子设备通过适当的方法和途径与大地连接，这不仅是出于提高电子信息系统、设备工作稳定性的考虑，更是由于电子设备与大地相连后有了一个公共的零电位基准面，从而能够有效地抑制外界电磁场的影响。另外，良好的接地措施可以及时泄放因静电感应积累在机壳上的电荷，避免因电荷积累过多而在电磁脉冲武器攻击时形成高压，导致设备内部放电而损坏。在现代的接地概念中，对于线路工程师来说，其含义是“线路电压的参考点”；对于系统工程师来说，它常常是指机柜或机架；而对于电气工程师来说，它却是绿色安全接地或接到大地的意思。1.1.1.1.接地的种类OT Systems41.2.1.2.单点接地单点接地适用于：低频（f 小于 1MHz）适用于：低频（f 小于 1MHz）同类电路不同类电路1.3.多点接地适用于高频电路（f 大于 10MHz）1.4.混合接地OT Systems52 2 2 2 屏蔽屏蔽屏蔽是利用屏蔽体来阻挡或减少电磁能传输的一种重要的防护手段。屏蔽既可以限制内部辐射的电磁能量泄漏出来，又可以防止外来辐射进入某一区域。屏蔽有三大类，一是静电屏蔽；其屏蔽体用良导体制作，并有良好的接地。这样就把电场终止于导体表面，并通过地线中和导体表面的感应电荷，防止由静电耦合产生的互扰。二是磁屏蔽；屏蔽体用高导磁率构成低磁阻通路，把磁力线封闭在屏蔽体内，达到阻挡内部磁场向外扩散或外界磁场干扰进入的目的。三是电磁屏蔽；利用电磁波在导体表面上的反射和在导体中传播的急剧衰减来隔离时变电磁场的互耦，从而防止高频电磁场的干扰。电磁屏蔽的关键点有两个，一个是保证屏蔽体的导电连续性，即整个屏蔽体必须是一个完整的、连续的导电体。另一点是不能有穿过机箱的导体。对于一个实际的机箱，这两点实现起来都非常困难。屏蔽设计的主要内容就是如何妥善处理这些孔缝，同时不会影响机箱的其他性能（美观、可维性、可靠性）。一般情况下，屏蔽机箱上不同部分的结合处不可能完全接触，只能在某些点接触上，这构成了一个孔洞阵列。缝隙是造成屏蔽机箱屏蔽效能降级的主要原因之一。减小缝隙泄漏的方法有：增加导电接触点、减小缝隙的宽度，例如使用机械加工的手段（如用铣床加工接触表面）来增加接触面的平整度，增加紧固件（螺钉、铆钉）的密度；加大两块金属板之间的重叠面积；使用电磁密封衬垫，电磁密封衬垫是一种弹性的导电材料。如果在缝隙处安装上连续的电磁密封衬垫，那么，对于电磁波而言，就如同在液体容器的盖子上使用了橡胶密封衬垫后不会发生液体泄漏一样，不会发生电磁波的泄漏。3 3 3 3 滤波滤波滤波是为了防止不希望的电磁振荡沿与设备相连的任何外部连线传播到设备，一般由滤波器来完成，滤波器可以由无源元件或有源器件组成选择性网络，有选择地阻止有用频带以外的其余成分通过，完成滤波作用；也可以由铁氧体材料等有损耗材料组成，把不希望的频率成分吸收掉，从而达到滤波的目的。第四部分第四部分印刷电路板印刷电路板LayoutLayout 技术技术好的印刷电路板的Layout 技术也是EMC 性能的重要影响因素之一。因为PCBOT Systems6是系统中固有的一部分，所以通过PCB layout 技术来改进EMC性能对最终产品不会增加任何额外的费用。应当注意，对于PCB Layout 来讲没有什么绝对和严格的规则。没有任何一个规则可以包含整个PCB Layout。大多数的PCB Layout 受板子的尺寸和板子的层数限制。某些Layout 技术可能用在某种电路中，而在其它Layout 中不用。许多时候这取决于PCBLayout 工程师的经验。不过这里也有一些一般的规则，将在下面的章节中讨论。这些规则应当被当作一般的指导。应当记住拙劣的PCB Layout 可以产生更多的EMC 问题，所以优良的PCB Layout比拙劣的PCB Layout 出现问题而去改善它要好很多，而且，在很多情况下，增加滤波器和元器件并不能解决由拙劣的PCB Layout 所带来的EMC问题，到最后，可能需要重新做板子的Layout。因此，一开始就做好PCB Layout是节省花费的最好办法。1.1.高速电路的概念高速电路的概念有人认为，如果数字逻辑电路的频率达到或者超过45MHZ50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），就称为高速电路；也有人认为高速电路和频率并没有什么大的联系,是否高速电路只取决于它们的上升时间；还有人认为高速电路就是我们早些年没有接触过,或者说能产生并且考虑到趋肤效应的电路；更多的人则对高速进行了量化的定义，即当电路中的数字信号在传输线上的延迟大于1/2 上升时间时，就叫做高速电路。此外，还有一个容易产生混淆的是“高频电路”的概念,“高频”和“高速”有什么区别呢？对于高频，很多人的理解就是较高的信号频率，虽然不能说这种看法有误，但对于高速电子设计工程师来说，理解应当更为深刻，我们除了关心信号的固有频率，还应当考虑信号发射时同时伴随产生的高阶谐波的影响，一般我们使用下面这个公式来做定义信号的发射带宽，有时也称为EMI发射带宽：F=1/(Tr*),F 是频率（GHz）；Tr(纳秒)指信号的上升时间或下降时间。通常当F100MHz 的时候,就可以称为高频电路。所以，在数字电路中,是否是高频电路,并不在于信号频率的高低,而主要是取决于上升沿和下降沿。根据这个公式可以推算,当上升时间小于3.185ns 左右的时候,我们认为是高频电路。2.2.PCBPCBPCBPCB 设计流程设计流程原 理 图和 网 络表绘 制 定义 封 装库设 置 非布线区导入网络表元 器 件布局交 制 造商光绘底版自动或 人 工布线规 定 布线规则规 划 板的 结 构层数整理、打印文件DRC检查人 工 干预 调 整布线3.3.PCBPCBPCBPCB 分层设计分层设计OT Systems74.4.20H20H RuleRule5.5.3W3W3W3W RuleRule6.6.3H3H RuleRule7.7.分割：分割是使用物理分割技术来减小不同类型电路之间的耦合，特别是电源走线和地线之间的耦合。下图演示了一个分割 4 种不同电路的例子。在地线面，非金属的沟道隔离了 4 个地线面。电感和电容为各个部分的板子提供了滤波的作用，同时减少了不同电路的电源走线之间的耦合。高速数字电路布置在靠近电源入口的地方，是因为它们对电源有很高的瞬态要求。接口电路可能需要ESD 防护和瞬变抑制电路或电路。对于电感和电容来讲，最好使用不同的电感电OT Systems8容值来代替仅使用一个大电感和大电容，因为这样对于不同的电路可以提供不同的滤波特性。8.PCB8.PCB8.PCB8.PCB 布局设计布局设计在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是 PCB 设计成功的第一步。布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得 PCB 板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来,同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。-考虑整体美观一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成功的。在一个 PCB 板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。-布局的检查印制板尺寸是否与加工图纸尺寸相符？能否符合 PCB 制造工艺要求？有无定位标记？元件在二维、三维空间上有无冲突？元件布局是否疏密有序，排列整齐？是否全部布完？需经常更换的元件能否方便的更换？插件板插入设备是否方便？热敏元件与发热元件之间是否有适当的距离？调整可调元件是否方便？在需要散热的地方，装了散热器没有？空气流是否通畅？信号流程是否顺畅且互连最短？插头、插座等与机械设计是否矛盾？线路的干扰问题是否有所考虑？9.9.9.9.PCBPCBPCBPCB 布线设计布线设计9.1.9.1.9.1.9.1.直角走线直角走线OT Systems99.2.9.2.9.2.9.2.时钟走线时钟走线9.3.9.3.9.3.9.3.电源走线电源走线9.4.9.4.9.4.9.4.差分走线差分走线9.5.9.5.9.5.9.5.关键走线关键走线9.6.9.6.9.6.9.6.跨分割走线跨分割走线9.7.9.7.9.7.9.7.晶振走线晶振走线9.8.9.8.9.8.9.8.变压器变压器9.9.9.9.9.9.9.9.过孔过孔9.10.9.10.9.10.9.10.去偶电容去偶电容10.10.10.10.关键电路的关键电路的 EMCEMCEMCEMC 设计设计10.1时钟信号沿的设计10.210.2总线信号输出匹配设计10.310.3单板输入电源的滤波设计OT Systems1010.410.4关键 ICICICIC 的电源去耦设计10.510.5面板指示灯抗干扰设计10.610.6面板拨码开关电路抗干扰设计10.710.710.710.7时钟源的设计OT Systems11附表：附表：PCBPCBPCBPCB C C C Checklisthecklisthecklisthecklist1确认 PCB 外形尺寸2确认外形图已考虑了禁止布线区、导槽边等问题3数字电路和模拟电路是否已分开，信号流是否合理4时钟器件布局是否合理5高速信号器件布局是否合理6端接器件是否已合理放置（串阻应放在信号的驱动端，其他端接方式的应放在信号的接收端）7IC 器件的去耦电容数量及位置是否合理8保护器件（如 TVS、PTC）的布局及相对位置是否合理9是否按照设计指南或参考成功经验放置可能影响 EMC 实验的器件。如：晶振应远离散热窗和面板接口处10对热敏感的元件（晶振）尽量远离大功率的元器件、散热器等热源11需要隔离的共电源 IC 间，是否用磁珠隔离12尾纤的安装位置是否足够,插拔是否方便OT Systems1213晶振电源滤波是否正确14器件高度是否符合外形结构对器件高度的要求15母板与子板,单板与背板,确认信号对应,位置对应16器件的管脚排列顺序，第 1 脚标志，器件的极性标识，连接器的方向标识17器件封装的丝印标识是否正确，大小是否合适，器件文字符号是否符合标准要求18插装器件的通孔焊盘孔径是否合适19元器件是否 100%放置,布通率是否 100%20时钟线、差分线、高速信号线是否已满足要求21时钟线、高速信号线、敏感的信号线有无出现跨越参考平面而形成大的信号回路22芯片上的电源、地引出线从焊盘引出后，就近接电源、地，线宽0.2mm（8mil），尽量做到0.25mm（10mil）23电源、地层应无死铜、通道狭窄现象24PCB 上的工作地（数字地和模拟地）、保护地、静电防护与屏蔽地的设计是否合理25单点接地的位置和连接方式是否合理26需要接地的金属外壳器件是否正确接地27信号线上不应该有锐角和不合理的直角28时钟、总线、差分线等关键信号走线和其他同层平行走线是否满足 3W 原则29多层板中（4 层以上），层的划分是否正确30时钟、总线、差分线等关键信号线距参考平面边沿是否不小于 3H（H 为线距离参考平面的高度）31多层板中，电源平面应相对于其相邻地平面内缩 5H 到 20H（H 为电源平面与参考平面的高度）32铜皮和线到板边 推荐为大于 2mm最小为 0.5mm33内层地层铜皮到板边 1 2 mm，最小为 0.5mm34线路应尽量从 SOIC、PLCC、QFP、SOT 等器件的焊盘的两端引出35钻孔的过孔孔径不应小于板厚的 1/8（约 8mil）36过孔的排列不宜太密，避免引起电源、地平面大范围断裂37在回流焊面，过孔最好不设计在焊盘上。38金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔39安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔40若 Top、bottom 上的大面积铜箔，如无特殊的需要，应用网格铜单板用斜网，背板用正交网，线宽 0.3mm（12mil）、间距 0.5mm（20mil）41大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接42大面积布铜时，应该尽量避免出现没有网络连接的死铜43PCB 命名是否清晰、准确，位置是否符合要求44器件位号是否遗漏，位置是否能正确标识器件45母板与子板的接插是否合理，位置是否准确拟制：张 红 强日期：2007-9-24
