第1章微型计算机系统概述精选文档.ppt

第1章微型计算机系统概述本讲稿第一页，共五十页1.1微型计算机系统的组成微型计算机系统的组成组成一个微型计算机系统，必须包括硬件（Hardware）和软件（Software）。1.硬件是指组成计算机的物理实体，是看得见摸得着的部分。2.软件，简单地说就是程序，但主要不是指用户编写的一般程序，常指专业软件开发者为了给一般用户提供一个具有非常容易的计算机应用环境，而开发的操作系统、大量语言、软件工具等多种程序。为了能有效的组织计算机的各个部分，便于系统的构成，按照硬件和软件的组织结构，可将计算机系统分为若干个相互独立的功能层次，如图1.1所示。本讲稿第二页，共五十页1.1.1微型计算机硬件微型计算机硬件通常在一些书中介绍，微型机的硬件由运算器、控制器、存储器以及输入和输出设备五个部分组成，这种划分的方法是从组成计算机的功能模块的角度出发。对于微型机的硬件组成还可以用另外的分解方法。图1.2给出的微型机系统硬件组成框图更直观、更切合实际。本讲稿第三页，共五十页1.1.2微型计算机软件微型计算机软件依据功能的不同，软件可分为系统软件和应用软件两大类。（1）系统软件是这样的一些程序，计算机在运行这些程序时，为其它程序的开发、调试、运行等建立一个良好的环境。如前面所述的BIOS，操作系统以及各种工具软件和各种语言处理程序。（2）应用软件是系统的用户为解决自己特定的问题的需要而开发的程序或购买的程序。本讲稿第四页，共五十页1.1.3微型计算机的基本工作方法微型计算机的基本工作方法指令指令指令：微处理器的每一条基本操作或运算称为一条指令。指令系统：一个微处理器所能执行的全部指令，就是这个微处理器的指令系统。指令系统的特点：一个微处理器的指令系统是设计微处理器一个微处理器的指令系统是设计微处理器时决定的，成为微处理器固有的功能。时决定的，成为微处理器固有的功能。指令系统所能完成的功能的强弱，是这种微处理器功能强弱的具体表现。指令在微处理器内是以二进制代码形式出现和施展控制指令在微处理器内是以二进制代码形式出现和施展控制的的，每一条指令都有一个唯一的指令码。微处理器的指令格式分为等长的指令格式和不等长的指令格式。本讲稿第五页，共五十页程序程序程序：当人们要用计算机完成某项工作时，先要按解算要求把指令排列起来，这就是程序。机器语言程序：直接用指令代码编程的程序，称为机器码语言编程。汇编语言程序：为了便于理解和书写，每条指令的二进制码可用一组字母或符号表示，称为汇编指令，用汇编指令编程的程序，称为汇编语言程序。可见，一条汇编语言指令对应一条机器指令。本讲稿第六页，共五十页存储程序和程序控制存储程序和程序控制存储程序：是指把已编制好的程序和数据一起先存入存储器中保存起来。根据给出的程序中的第一条指令的存储地址，微处理器就顺序地、周而复始地从内存中取出指令，把指令码变换成控制序列信号，控制序列信号发向有关部件，控制完成指令规定的操作，直至完成全部指令操作。存储程序和程序控制体现了现代计算机的基本特征，是计算机的基本工作原理。基于这一原理，实现了计算机的自动连续工作。本讲稿第七页，共五十页1.1.4微机系统的启动和操作微机系统的启动和操作系统的装载系统的装载相关的两个概念相关的两个概念系统BIOS：BIOS是直接与硬件打交道的底层代码，它为操作系统提供了控制硬件设备的基本功能。BIOS一般被存放在ROM之中，占用的地址空间为F0000HFFFFFH。复位地址：FFFF0H。本讲稿第八页，共五十页1.1.4启动过程启动过程第一步：当我们按下电源开关时，CPU得到的启动地址为FFFF0H，CPU就会从FFFF0H处开始取指令、执行指令。系统BIOS放在这里的只是一条跳转指令，跳到系统BIOS中真正的启动程序处。第二步：系统BIOS的启动程序首先要做的事情就是进行加电后自检（PowerOnSelfTest，POST）。第三步：系统BIOS的启动程序进行的最后一项工作，即根据用户指定的启动顺序从软盘、硬盘或光驱装载操作系统。本讲稿第九页，共五十页1.2 1.2 微处理器微处理器本讲稿第十页，共五十页1.2.18086微处理器微处理器8086的结构的结构Intel8086有两个独立的工作单元组成，如图1.4所示，即执行单元（ExecutionUnit，EU）和总线接口单元（BusInterfaceUnit，BIU）。EU：负责执行指令。BIU：负责从存储器或外部设备中读取指令和读/写数据，即完成总线操作。这两个单元处于并行工作状态，可以同时进行执行指令和读/写操作。这样大大提高了CPU的指令执行速度，从而提高计算机的工作速度。本讲稿第十一页，共五十页由图1.3可知，Intel8086的程序设计模型如图1.5所示。通用寄存器：是CPU内部的存储器件，用于存放运算的中间中间结果及内存地址结果及内存地址。16位通用寄存器有AX、BX、CX、DX、SP、BP、SI和DI。控制寄存器：1）指令指针IP：用于存放下面将要指令的指令地址。具具有自动加有自动加1的功能，从而使得计算机可以自动地执行程序。的功能，从而使得计算机可以自动地执行程序。IP的设置使得计算机可以顺序地执行程序。而我们知道，而我们知道，程序设计还有分支结构和循环结构，这归功于标志寄存器。程序设计还有分支结构和循环结构，这归功于标志寄存器。2）状态标志寄存器FLAGS：8086的状态标志寄存器有9个标志位，如图1.6所示。其中6个是反映ALU结果的状态标志，3个是控制标志。本讲稿第十二页，共五十页状态寄存器的6个状态标志位的含义如下：进位标志位（进位标志位（CarryFlag，CF）：）：ALU结果的最高位有进位或借位，CF=1；无进位或借位，CF=0。奇偶标志位（奇偶标志位（ParityFlag，PF）：）：指令执行后，ALU的结果的低8位中1的个数为偶数，PF=1；若为奇数，PF=0。辅助进位标志位（AuxiliaryCarryFlag，AF）：加、减算术指令执行后，最低4位D3D0位有进位或借位，AF=1；无进位或借位，AF=0。该标志用于系统进行BCD码的算术运算结果的调整。零标志位（零标志位（ZeroFlag，ZF）：）：指令执行后，ALU的结果为零，ZF=1；结果不为零，ZF=0。符号标志位（符号标志位（SignFlag，SF）：）：该位总是和ALU结果的最高位相同。因为在带符号数运算时，最高位是符号位，所以运算结果为负时，SF=1；否则SF=0。溢出位（溢出位（OverflowFlag，OF）：）：在带符号的加、减算术指令执行后，ALU的结果超出数据的量程，则产生溢出，OF=1；否则OF=0。一旦一旦OF=1，则运算结果是错误的。，则运算结果是错误的。本讲稿第十三页，共五十页状态寄存器的3个控制标志位的含义如下：陷阱标志（陷阱标志（TrapFlag，TF）：）：若TF=1，则CPU处于单步执行指令的工作方式。每执行一条指令就自动产生一次内部中断，我们常用这种方式调试程序；若TF=0，CPU正常执行程序。中断允许标志位（IneruptEnableFlag，IF）：当IF=1，CPU允许响应可屏蔽中断请求；若IF=0，CPU禁止响应可屏蔽中断请求。方向标志（DirectionFlag，DF）：该标志用于控制数据串操作指令的步进方向。若DF=0，则数据串中的操作指令自动从低地址向高地址方向步进；若DF=1，串操作的方向是从高地址向低地址方向步进。本讲稿第十四页，共五十页段寄存器1）段寄存器寄存的内容：就是用来存放段地址的寄存器。2）段地址：把段起始地址的高16位称为段地址。3）8086CPU有4个段寄存器：用来存放段地址，它们是代码段寄存器CS、堆栈段寄存器SS、数据段寄存器DS和附加段寄存器ES。计算机的工作过程计算机的工作过程计算机的工作过程就是运行程序，计算机的工作过程就是运行程序，微机系统的工作过程如图1.7所示。本讲稿第十五页，共五十页1.2.280286微处理器微处理器Intel80286是Intel公司1982年推出的产品。80286内部和外部数据总线都是16位，地址总线为24位，可寻址224字节即16MB内存。80286片内具有存储器管理和保护机构，它有实模式和保护模式两种工作方式。与8086微处理器相比，主要特点如下：80286与8086在目标代码级完全保持了向上的兼容性。80286由地址单元、总线单元、指令单元和执行单元EU等4个单元组成。80286片内具有存储器管理部件和保护机构。80286片内的存储器管理部件MMU首次实现了虚拟存储器管理功能。本讲稿第十六页，共五十页1.2.380386及80486微处理器80386微处理器微处理器Intel公司1985年推出的一种高性能32位微处理器，80386内部和外部数据总线都是32位的，地址总线为32位，可寻址4GB。其主要特点如下：80386内部结构由总线接口单元、指令预取部件、指令译码部件、执行部件、分段部件和分页部件6个逻辑功能部件组成。80386可以按实模式、保护模式以及虚拟8086三种模式对存储器进行访问。实模式下，80386的操作像一个极快的8086。保护模式与80286相类似，但是80386的存储器管理部件MMU有分段部件和分页部件组成，实现了存储器的段页式管理，这是80386的又一新特点。在80386中，虚拟存储空间大小可达64TB。在保护虚拟8086模式下，每个任务都用8086的语义运行，从而可以运行8086的各种软件。本讲稿第十七页，共五十页1.2.380486微处理器微处理器80486微处理器属于第二代32位微处理器，在相同工作频率下，其处理速度比80386提高了24倍。其主要特点如下：沿袭80386体系结构。为了提高指令的译码速度，对于基本指令由以前80386采用的微代码微代码控制控制改变为硬件逻辑直接控制。内含8KB的高速缓冲存储器高速缓冲存储器，可高速存取指令和数据。内含与片外80387功能完全兼容且功能又有扩充的片内80387协处理器。增加了面向多处理机的机构，支持多处理机系统。本讲稿第十八页，共五十页1.2.4Pentium微处理器简介微处理器简介Intel公司对80 x86系列微处理器的性能不断地创新与改造，继80486之后，1993年推出新一代名为Pentium的微处理器。1995年又推出名为PentiumPro的微处理器。1997年、1999年和2000年又相继推出Pentium、Pentium和Pentium微处理器。其主要特点如下：超标量设计超标量设计。独立的指令Cache和数据Cache。重新设计浮点单元。动态分支预测。Pentium微处理器除了实模式、保护模式和虚拟8086方式外，还增加了一种系统管理方式。本讲稿第十九页，共五十页1.3现代微处理器现代微处理器处理器系列型号处理器系列型号 CPU厂商会根据CPU产品的市场定位来给属于同一系列的CPU产品确定一个系列型号以便于分类和管理，一般而言系列型号可以说是用于区分CPU性能的重要标识 本讲稿第二十页，共五十页早期的CPU系列型号并没有明显的高低端之分，例如Intel的面向主流桌面市场的Pentium和Pentium MMX以及面向高端服务器生产的Pentium Pro；AMD的面向主流桌面市场的K5、K6、K6-2和K6-III以及面向移动市场的K6-2+和K6-III+等等。本讲稿第二十一页，共五十页 随着CPU技术和IT市场的发展，Intel和AMD两大CPU生产厂商出于细分市场的目的，都不约而同的将自己旗下的CPU产品细分为高低端，从而以性能高低来细分市场。而高低端CPU系列型号之间的区别无非就是二级缓存容量(一般都只具有高端产品的四分之一)、外频、前端总线频率、支持的指令集以及支持的特殊技术等几个重要方面，基本上可以认为低端CPU产品就是高端CPU产品的缩水版。例如Intel方面的Celeron系列除了最初的产品没有二级缓存之外，就始终只具有128KB的二级缓存和66MHz以及100MHz的外频，比同时代的Pentium II/III/4系列都要差得多，而AMD方面的Duron也始终只具有64KB的二级缓存，外频也始终要比同时代的Athlon和Athlon XP要低一个数量级。本讲稿第二十二页，共五十页 英特尔英特尔CPUCPU核心核心Tualatin这也就是大名鼎鼎的“图拉丁”核心，是Intel在Socket 370架构上的最后一种CPU核心，采用0.13um制造工艺，封装方式采用FC-PGA2和PPGA，核心电压也降低到了1.5V左右，主频范围从1GHz到1.4GHz，外频分别为100MHz（赛扬）和133MHz（Pentium III），二级缓存分别为512KB（Pentium III-S）和256KB（Pentium III和赛扬），这是最强的Socket 370核心，其性能甚至超过了早期低频的Pentium 4系列CPU。本讲稿第二十三页，共五十页WillametteWillamette这是早期的Pentium 4和P4赛扬采用的核心，最初采用Socket 423接口，后来改用Socket 478接口，采用0.18um制造工艺，前端总线频率为400MHz，主频范围从1.3GHz到2.0GHz（Socket 423）和1.6GHz到2.0GHz（Socket 478），二级缓存分别为256KB（Pentium 4）和128KB（赛扬），Willamette核心制造工艺落后，发热量大，性能低下，已经被淘汰掉，而被Northwood核心所取代。本讲稿第二十四页，共五十页 NorthwoodNorthwood这是目前主流的Pentium 4和赛扬所采用的核心，其与Willamette核心最大的改进是采用了0.13um制造工艺，并都采用Socket 478接口，核心电压1.5V左右，二级缓存分别为128KB（赛扬）和512KB（Pentium 4），前端总线频率分别为400/533/800MHz（赛扬都只有400MHz），主频范围分别为2.0GHz到2.8GHz（赛扬），1.6GHz到2.6GHz（400MHz FSB Pentium 4），2.26GHz到3.06GHz（533MHz FSB Pentium 4）和2.4GHz到3.4GHz（800MHz FSB Pentium 4），并且3.06GHz Pentium 4和所有的800MHz Pentium 4都支持超线程技术（Hyper-Threading Technology），按照Intel的规划，Northwood核心会很快被Prescott核心所取代。本讲稿第二十五页，共五十页 PrescottPrescott这是目前高端的Pentium 4 EE、主流的Pentium 4和低端的Celeron D所采用的核心。Prescott核心与Northwood核心最大的区别是采用了90nm制造工艺，L1 数据缓存从8KB增加到16KB，流水线结构也从20级增加到了31级，并且开始支持SSE3指令集。Prescott核心CPU初期采用Socket 478接口，现在基本上已经全部转到Socket 775接口，核心电压1.25-1.525V。前端总线频率方面，Celeron D全部都是533MHz FSB，而除了Celeron D之外的其它CPU为533MHz(不支持超线程技术)和800MHz(支持超线程技术)以及最高的1066MHz(支持超线程技术)。二级缓存分别为256KB(Celeron D)、1MB(Socket 478接口的pentium 4以及Socket 775接口的Pentium 4 5XX系列)和2MB(Pentium 4 6XX系列以及Pentium 4 EE)。Prescott核心自从推出以来也在不断的完善和发展，先后加入了硬件防病毒技术Execute Disable Bit(EDB)、节能省电技术Enhanced Intel SpeedStep Technology(EIST)、虚拟化技术Intel Virtualization Technology(Intel VT)以及64位技术EM64T等等，二级缓存也从最初的1MB增加到了2MB。按照Intel的规划，Prescott核心会被Cedar Mill核心取代。本讲稿第二十六页，共五十页Smithfield这是Intel公司的第一款双核心处理器的核心类型，基本上可以认为Smithfield核心是简单的将两个Prescott核心松散地耦合在一起的产物，这是基于独立缓存的松散型耦合方案，其优点是技术简单，缺点是性能不够理想，目前PentiumD8XX系列以及PentiumEE8XX系列采用此核心。本讲稿第二十七页，共五十页 Cedar MillCedar Mill 这是Pentium 4 6X1系列和Celeron D 3X2/3X6系列采用的核心，从2005开始出现。其与Prescott核心最大的区别是采用了65nm制造工艺，其它方面则变化不大，基本上可以认为是Prescott核心的65nm制程版本。Cedar Mill核心全部采用Socket 775接口，核心电压1.3V左右，封装方式采用PLGA。其中，Pentium 4全部都为800MHz FSB、2MB二级缓存，都支持超线程技术、硬件防病毒技术EDB、节能省电技术EIST以及64位技术EM64T；而Celeron D则是533MHz FSB、512KB二级缓存，支持硬件防病毒技术EDB和64位技术EM64T，不支持超线程技术以及节能省电技术EIST。Cedar Mill核心也是Intel处理器在NetBurst架构上的最后一款单核心处理器的核心类型，按照Intel的规划，Cedar Mill核心将逐渐被Core架构的Conroe核心所取代。本讲稿第二十八页，共五十页Yonah目前采用Yonah核心CPU的有双核心的CoreDuo和单核心的CoreSolo，另外CeleronM也采用此核心，Yonah是Intel于2006年初推出的。这是一种单/双核心处理器的核心类型，其在应用方面的特点是具有很大的灵活性，既可用于桌面平台，也可用于移动平台；既可用于双核心，也可用于单核心。Yonah核心来源于移动平台上大名鼎鼎的处理器PentiumM的优秀架构，具有流水线级数少、执行效率高、性能强大以及功耗低等等优点。Yonah核心采用65nm制造工艺，接口类型是改良了的新版Socket478接口(与以前台式机的Socket478并不兼容)。Yonah核心都支持硬件防病毒技术EDB以及节能省电技术EIST，但其最大的遗憾是不支持64位技术，仅仅只是32位的处理器。值得注意的是，CoreDuo的Yonah核心则是采用了两个核心共享2MB的二级缓存。共享式的二级缓存配合Intel的“Smartcache”共享缓存技术，实现了真正意义上的缓存数据同步，大幅度降低了数据延迟，减少了对前端总线的占用。Yonah核心是共享缓存的紧密型耦合方案，其优点是性能理想，缺点是技术比较复杂。本讲稿第二十九页，共五十页 IntelIntel双核心处理器双核心处理器双核处理器是指在一个处理器上集成两个运算核心，从而提高计算能力。“双核”的概念最早是由IBM、HP、Sun等支持RISC架构的高端服务器厂商提出的，不过由于RISC架构的服务器价格高、应用面窄，没有引起广泛的注意。本讲稿第三十页，共五十页双核处理器架构 最近逐渐热起来的“双核”概念，主要是指基于X86开放架构的双核技术。在这方面，起领导地位的厂商主要有AMD和Intel两家。其中，两家的思路又有不同。AMD从一开始设计时就考虑到了对多核心的支持。所有组件都直接连接到CPU，消除系统架构方面的挑战和瓶颈。两个处理器核心直接连接到同一个内核上，核心之间以芯片速度通信，进一步降低了处理器之间的延迟。而Intel采用多个核心共享前端总线的方式。专家认为，AMD的架构对于更容易实现双核以至多核，Intel的架构会遇到多个内核争用总线资源的瓶颈问题。本讲稿第三十一页，共五十页 2006年底到2007年初，AMD公司推出AMD双核笔记本，抢占笔记本中低端市场。而Intel公司的酷睿双核是面对中高端市场，它并不想和AMD公司打价格战。Intel公司宁原推出降低运算能力的新品种，也不愿压低酷睿双核的市场价。于是乎，降级后的intel双核就是奔腾双核了。真正的酷睿双核，右下角标注：Intel core duo和Intel core 2 duo，分别代表酷睿1代和酷睿2代。降级的奔腾双核，右下角标注：Pentium dual core inside，意思是奔腾双核内置。本讲稿第三十二页，共五十页举例比较一下奔腾双核T2310和酷睿双核T2300。酷睿双核T2300：主频1.66GHz，2Mb二级缓存；奔腾双核T2310：主频1.46GHz，1Mb二级缓存。本讲稿第三十三页，共五十页第二代智能英特尔 酷睿 处理器家族的处理器号 由一个字母/数字识别码及后随的四位数序列号构成；取决于处理器，可能会有一个字母前缀。下表列出了用于第二代智能英特尔酷睿处理器家族的字母前缀。字母前缀字母前缀 说明说明 范例范例 K 解锁 i7-2600K/i5-2600K S 性能优化生活方式 i5-2500S/i5-2400S T 功耗优化生活方式 i5-2500T/i5-2390T 本讲稿第三十四页，共五十页英特尔酷睿英特尔酷睿i3（Corei3）可看作是英特尔酷睿i5的进一步精简版，将有32nm工艺版本i3（研发代号为Clarkdale，基于Westmere架构）这种版本。英特尔酷睿i3最大的特点是整合GPU（图形处理器），也就是说英特尔酷睿i3将由CPU+GPU两个核心封装而成。由于整合的GPU性能有限，用户想获得更好的3D性能，可以外加显卡。值得注意的是，即使是Clarkdale，显示核心部分的制作工艺仍会是45nm。在规格上，英特尔酷睿i3的CPU部分采用双核心设计，通过超线程技术可支持四个线程，三级缓存由8MB削减到4MB，而内存控制器、双通道、超线程技术等技术还会保留。同样采用LGA1156接口，相对应的芯片组将会是HM55/HM57/PM55等。本讲稿第三十五页，共五十页酷睿i5处理器是英特尔的一款产品，同样建基于IntelNehalem微架构。与Corei7支持三通道存储器不同，Corei5只会集成双通道DDR3存储器控制器。另外，Corei5会集成一些北桥的功能，将集成PCI-Express控制器。接口亦与Corei7的LGA1366不同，Corei5采用全新的LGA1156。处理器核心方面，代号Lynnfiled，采用45纳米制程的Corei5会有四个核心，不支持超线程技术，总共仅提供4个线程。L2缓冲存储器方面，每一个核心拥有各自独立的256KB，并且共享一个达8MB的L3缓冲存储器。芯片组方面，会采用IntelP55（代号：IbexPeak）。它除了支持Lynnfield外，还会支持Havendale处理器。后者虽然只有两个处理器核心，但却集成了显示核心。P55会采用单芯片设计，功能与传统的南桥相似，支持SLI和Crossfire技术。但是，与高端的X58芯片组不同，P55不会采用较新的QPI连接，而会使用传统的DMI技术1。接口方面，可以与其他的5系列芯片组兼容2。它会取代P45芯片组。本讲稿第三十六页，共五十页Intel官方正式确认，基于全新Nehalem架构的新一代桌面处理器将沿用“Core”（酷睿）命名为“IntelCorei7”系列，至尊版的名称是“IntelCorei7Extreme”系列。Corei7（中文：酷睿i7，核心代号：Bloomfield）处理器是英特尔于2008年推出的64位四核心CPU，沿用x86-64指令集，并以IntelNehalem微架构为基础，取代IntelCore2系列处理器。Corei7的名称并没有特别的含义，官方的正式推出日期是2008年11月17日。早在11月3日。本讲稿第三十七页，共五十页酷睿酷睿i7第一代第一代1基于Nehalem微架构。22-6颗核心。3内置三通道DDR3内存控制器（仅Nehalem）。4每颗核心独享256KB二级缓存。54-8MB共享三级缓存。6SSE4.2指令集（七条新指令）。7超线程技术。8Turbomode（自动超频）。9微架构优化（支持64-bit模式的宏融合，提高环形数据流监测器性能，六个数据发射端口等等）10提升预判单元性能，增加第二组分支照准缓存。本讲稿第三十八页，共五十页图1.1计算机系统的层次退出本讲稿第三十九页，共五十页图1.2微机系统的硬件组成退出本讲稿第四十页，共五十页图1.3Intel8086-Pentium的程序设计模型退出本讲稿第四十一页，共五十页图.内部结构退出本讲稿第四十二页，共五十页图图.的寄存器的寄存器AXAHAL累加器AccumulatorBXBHBL基址寄存器BaseRegisterCXCHCL计数器CountRegisterDXDHDL数据寄存器DataRegisterSP堆栈指针StackPointBP基址指针BasePointSI源变址寄存器SourceIdexDI目标变址寄存器DestinationIP指令指针InstructionPointFLAGS状态标志寄存器FlagsCS代码段寄存器CodeRegisterSS堆栈段寄存器StackRegisterDS数据段寄存器DataRegisterES附加段寄存器ExtraRegister退出本讲稿第四十三页，共五十页图.标志寄存器退出本讲稿第四十四页，共五十页图.微型机系统的工作过程退出本讲稿第四十五页，共五十页图.流水线过程退出本讲稿第四十六页，共五十页虚拟存储器技术虚拟存储器技术是一种通过硬件和软件的综合来扩大用户可用存储空间的技术。它是在内存储器和外存储器(软盘、硬盘或光盘)之间增加一定的硬件和软件支持，使两者形成一个有机整体，使编程人员在写程序时不用考虑计算机的实际内存容量，可以写出比实际配置的物理存储器容量大很多的单用户或多用户程序。程序预先放在外存储器中，在操作系统的统一管理和调度下，按某种置换算法依次调入内存储器被CPU执行。这样，从CPU看到的是一个速度接近内存却具有外存容量的假想存储器，这个假想存储器就叫虚拟存储器。在采用虚拟存储器的计算机系统中，存在着虚地址空间(或逻辑地址空间)和实地址空间（或物理地址空间)两个地址不同的空间。虚地址空间是程序可用的空间，而实地址空间是CPU可访问的内存空间。后者容量由CPU地址总线宽度决定，而前者则由CPU内部结构决定。退出本讲稿第四十七页，共五十页高速缓冲存储器技术在32位微处理器和微型机中，为了加快运算速度，普遍在CPU与常规主存储器之间增设了一级或两级高速小容量存储器，称之为高速缓冲存储器。高速缓冲存储器的存取速度比主存要快一个数量级，大体与CPU的处理速度相当。有了它以后，CPU在对一条指令或一个操作数寻址时，首先要看其是否在高速缓存器中。若在，就立即存取；否则，就要作一常规的存储器访问，同时根据“程序局部性或存取局部性”原理，将所访问相邻指令及相邻数据块复制到高速缓存器中。当指令或操作数在高速缓存器中时，称为“命中”，否则称为“未命中”。由于程序中相关数据块一般都按顺序存放，并且大都存在相邻的存储单元中，因此，CPU对存储器的访问大都是在相邻的单元中进行。一般说来，CPU对高速缓存器存取命中率可在90以上，甚至高达99。退出本讲稿第四十八页，共五十页微代码控制技术通常计算机操作步骤的控制是由硬件电路组成的操作控制器完成的。这种硬件控制逻辑一般很复杂，而且CPU一经设计定型，要想改变和扩充指令功能就很难。所谓微代码控制技术，就是将原来由硬件电路控制的指令操作步骤改用微程序来控制。其基本特点是综合运用程序设计技术和只读存储技术，将每条指令的微操作序列转化为一个控制码的微程序存于PROM、EPROM或E2PROIM等可编程只读存储器中。当执行指令时，就从ROM中读出与该指令对应的微程序，并转化为微操作控制序列。显然，微程序是许多条微指令的有序集合，每条微指令又由若干微操作命令组成。可见，执行一条机器指令，就是执行一段微程序或一个微指令序列。这段微程序或微指令序列称为指令解释器。使用微程序控制技术后，通过编程重写ROM的内容(改变微程序)，很容易改变或增加指令功能，有利于加快微处理器的更新换代，同时也有利于提高微型机的可靠性、可用性、可维护性，促进模拟与仿真技术的发展。退出本讲稿第四十九页，共五十页流水线技术流水线(Pipeline)技术是一种将每条指令分解为多步，并让不同指令的各步操作重叠，从而实现几条指令并行处理，以加速程序运行过程的技术。每步由各自独立的电路来处理，每完成一就进到下步。采用流水线技术后，并没有加速单条指令的执行。每条指令的操作步骤一个也不能少，只是多条指令的不同操作步骤同时执行，因而从总体看加快了指令流速度，缩短了程序执行时间。市场上推出的各种16位以上微处理器基本上都采用了流水线技术。如80486使用了五级流水线结构，即指令预取PF、译码Dl、译码D2、执行EX和结果写回WB。当流水线装满指令时，每个时钟周期平均有一条指令从流水线上执行完毕。其过程如图1.8所示。为了进一步满足普通流水线设计所不能适应的更高时钟速率的要求，高档微处理器中流水线的深度(级数)在逐代增多。当流水线深度在56级以上时，通常称之为超流水线结构(Superpipelined)。显然，流水线级数越多，每级所花的时间越短，时钟周期就可设计得越短，指令流速度也就越快，指令平均执行时间也就越短。有的微处理器(如Pentium、PentiumPro、PowerPC等)甚至在片内集成了两条或更多条流水线，使之平均一个时钟周期可执行一条以上的指令。这种流水线技术被称为超标量(Superscalar)设计技术。退出本讲稿第五十页，共五十页