计算机组成与结构课件.ppt

计算机组成与结构1第1页，此课件共104页哦第第4章章 主存储器主存储器4.1 主存储器概述主存储器概述4.2 读读/写存储器写存储器4.3 非易失性存储器非易失性存储器4.4 DRAM的研制与发展的研制与发展4.5 半导体存储器的组成与控制半导体存储器的组成与控制4.6 多体交叉存储器多体交叉存储器2第2页，此课件共104页哦4.1 主存储器概述主存储器概述一、一、主存储器处于全机中心地位主存储器处于全机中心地位 在在现现代代计计算算机机中中，主主存存储储器器处处于于全全机机中中心心地地位位，其原因是：其原因是：(1)当当前前计计算算机机正正在在执执行行的的程程序序和和数数据据(除除了了暂暂存存于于CPU寄寄存存器器以以外外的的所所有有原原始始数数据据、中中间间结结果果和和最最后后结结果果)均均存存放放在在存存储储器器中中。CPU直直接接从从存存储储器器取指令或存取数据取指令或存取数据。3第3页，此课件共104页哦 (2)计算机系统中输入输出设备数量增多，计算机系统中输入输出设备数量增多，数据传送速度加快，数据传送速度加快，因此采用了直接存储器因此采用了直接存储器存取存取(DMA)技术和输入输出通道技术，在存储技术和输入输出通道技术，在存储器与输入输出系统之间直接传送数据。器与输入输出系统之间直接传送数据。(3)共享存储器的多处理机的出现，共享存储器的多处理机的出现，利用利用存储器存放共享数据，并实现处理机之间的存储器存放共享数据，并实现处理机之间的通信通信，更加强了存储器作为全机中心的作用。，更加强了存储器作为全机中心的作用。4第4页，此课件共104页哦 现在大部分计算机中还设置有辅助存储器现在大部分计算机中还设置有辅助存储器(简称辅存简称辅存)或外存储器或外存储器(简称外存简称外存)，通常用来存放主通常用来存放主存的副本和当前不在运行的程序和数据。在程序执存的副本和当前不在运行的程序和数据。在程序执行过程中，每条指令所需的数据及取下一条指令的行过程中，每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器。操作都不能直接访问辅助存储器。由于中央处理器是高速器件，而主存的读写速由于中央处理器是高速器件，而主存的读写速度则慢得多，不少指令的执行速度与主存储器技术度则慢得多，不少指令的执行速度与主存储器技术的发展密切相关的发展密切相关。5第5页，此课件共104页哦二、二、主存储器分类主存储器分类 能用来作为存储器的器件和介质，除了其基本存储单元有两个稳定的物理状态来存储二进制信息以外，还必须满足一些技术上的要求。例如，便于与电信号转换，便于读写、速度高、容量大和可靠性高等。另外价格也是一个很重要的因素。从20世纪50年代开始，磁心存储器曾一度成为主存的主要存储介质，但从20世纪70年代开始，逐步被半导体存储器所取代，目前的计算机都使用半导体存储器。6第6页，此课件共104页哦主存储器的类型：主存储器的类型：(1)(1)随随机机存存储储器器(random(random access access memorymemory，简简称称RAM)RAM)随机存储器(又称读写存储器)指通过指令可以随机地、个别地对各个存储单元进行访问，一般访问所需时间基本固定，而与存储单元地址无关。(2)(2)只读存储器只读存储器(read-only memory(read-only memory，简称，简称ROM)ROM)只读存储器是一种对其内容只能读不能写入的存储器，在制造芯片时预先写入内容。它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。7第7页，此课件共104页哦 (3)(3)可可编编程程序序的的只只读读存存储储器器(programmable(programmable ROMROM，简称，简称PROM)PROM)一次性写入的存储器，写入后，只能读出其内容，而不能再进行修改。(4)(4)可可 擦擦 除除 可可 编编 程程 序序 只只 读读 存存 储储 器器(erasablePROM(erasablePROM，简称，简称EPROM)EPROM)可用紫外线擦除其内容的PROM，擦除后可再次写入。(5)(5)可可 用用 电电 擦擦 除除 的的 可可 编编 程程 只只 读读 存存 储储 器器(electrically EPROM(electrically EPROM，简称，简称E E2 2PROM)PROM)可用电改写其内容的存储器，近年来发展起来的快擦型存储器(flash memory)具有E2PROM的特点。8第8页，此课件共104页哦 上述各种存储器，除了RAM以外，即使停电，仍能保持其内容，称之为“非易失性存储器非易失性存储器”，而RAM为“易失性存储器易失性存储器”。9第9页，此课件共104页哦三、三、主存储器的主要技术指标主存储器的主要技术指标 主主存存储储器器的的主主要要性性能能指指标标为为主主存存容容量量、存存储储器器存存取取时时间间和和存存储储周周期期时时间。间。10第10页，此课件共104页哦 计算机可寻址的最小信息单位是一个可寻址的最小信息单位是一个存储字存储字，相邻的存储器地址表示相邻存储字，这种机器称为“字可寻址字可寻址”机器机器。一个存储字所包括的二进制位数称为字长字长。一个字又可以划分为若干个“字节字节”，现代计算机中，大多数把一个字节定为8个二进制位，因此，一个字的字长通常是8的倍数。有些计算机可以按“字节”寻址，因此，这种机器称为“字节可寻址字节可寻址”计计算机算机。以字或字节为单位来表示主存储器存储以字或字节为单位来表示主存储器存储单元的总数，就得到了主存储器的容量。单元的总数，就得到了主存储器的容量。11第11页，此课件共104页哦 指令中地址码的位数决定了主存储器的可可直直接接寻寻址址的的最最大大空空间间。例如，32位超级微型机提供32位物理地址，支持对4G字节的物理主存空间的访问(G表示千兆，常用的计量存储空间的单位还有K，M。K为210，M为220，G为230)。主主存存储储器器的的另另一一个个重重要要的的性性能能指指标标是是存存储储器器的的速速度度，一一般般用用存存储储器器存存取取时时间间和和存储周期来表示。存储周期来表示。12第12页，此课件共104页哦 存储器存存取取时时间间(memory access time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存存储储周周期期(memorycycletime)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。通常，存储周期略大于存取时间，其差别与主存储器的物理实现细节有关。到80年代初，采用MOS工艺的存储器，其存储器存取周期最快已达lOOns，目前已有10ns的RAM上市。13第13页，此课件共104页哦 主存储器的速度和容量两项指标，随着存储器件的发展得到了极大地提高。但是，即使在半导体存储器件的价格已经大大下降的今天，具有合适价格的主存储器能提供信息的速度总是跟不上CPU的处理指令和数据的速度。14第14页，此课件共104页哦四、四、主存储器的基本操作主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主主存存储储器器和和CPUCPU的的连连接接是是由由总总线线支支持持的的，连连接接形形式式如如图图4 41 1所所示示。总线包括数据总线，地址总线和控制总线。CPU通过使用AR(地址寄存器)和DR(数码寄存器)和主存进行数据传送。若AR为K位字长，DR为n位字长，则允许主存包含2K个可寻址单位(字节或字)。在在一一个个存存储储周周期期内内，CPUCPU和和主主存存之之间间通通过过总总线线进进行行n n位位数数据据传传送送。此此外外，控控制制总总线线包包括括控控制制数数据据传传送送的的读读(read)(read)、写写(write)(write)和和表表示示存存储储器器功能完成的功能完成的(ready)(ready)控制线。控制线。15第15页，此课件共104页哦图4.1 主存储器与CPU的联系 16第16页，此课件共104页哦 为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。CPU 需要把信息字的地址送到AR，经地址总线送往主存储器。同时，CPU应用控制线(read)发一个“读”请求。此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送人DR。这时，“取”数操作完成。17第17页，此课件共104页哦 为了“存”一个字到主存，CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。同时，发出“写”命令。此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。从以上讨论可见，CPUCPU与与主主存存之之间间采采取取异异步步工作方式，以工作方式，以readyready信号表示一次访存操作的结束。信号表示一次访存操作的结束。18第18页，此课件共104页哦4.2 读读/写存储器写存储器(即随机存储器(RAM)半导体读读写写存存储储器器按按存存储储元元件件在在运运行行中中能能否否长长时时间间保保存存信信息息来来分分，有有静静态态存存储储器器和和动动态态存存储储器器两两种种。前者利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，动态存储器利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。静态存储器的集成度低，但功耗较大；动态存储器的集成度高，功耗小，它主要用于大容量存储器。19第19页，此课件共104页哦1 1静态存储器静态存储器(SRAM)(SRAM)(1)(1)存储单元和存储器存储单元和存储器 图42是MOS静态存储器的存储单元的线路。它由六管组成。T1-T4组成两个反相器，两反相器是交叉耦合连接的，它们组成一个触发器。为了使触发器能成为读出和写入信息的存储单元，还需要T5,T6。把它和字线、位线连接起来。20第20页，此课件共104页哦图4.2 MOS静态存储器的存储单元 21第21页，此课件共104页哦图4.3 MOS静态存储器结构图图图4.34.3是用图是用图4.24.2所示单元组成的所示单元组成的16X116X1位静态存储器的结构图。位静态存储器的结构图。22第22页，此课件共104页哦图4.4 1K静态存储器框图图图4 44 4所示是所示是1K11K1位静态存储器的框图。位静态存储器的框图。23第23页，此课件共104页哦(2)(2)开关特性开关特性 静态存储器的片选、写允许、地址和写人数据在时间配合上有一定要求。描述这些配合要求的参数以及输出传输延迟有很多种。了解这些参数对于正确使用存储器是很重要的。下面介绍这些参数。24第24页，此课件共104页哦读周期的参数读周期的参数 根据地址和片选信号建立时间的先后不同，有两种读数时间。若片选信号先建立，其输入输出波形如图45(a)所示；若地址先建立，其输入输出波形如图45(b)所示。和它相对应的参数有：地址读数时间地址读数时间t taAdraAdr片选读时间片选读时间t taCSaCS片禁止到输出的传输延迟片禁止到输出的传输延迟t tPLHCS DoutPLHCS Dout地址对片选的建立时间地址对片选的建立时间t tSUAdrCSSUAdrCS25第25页，此课件共104页哦图4.5 存储器芯片读数时间26第26页，此课件共104页哦写周期的参数写周期的参数地址对写允许地址对写允许WEWE的建立时间的建立时间t tSUAdrSUAdr，地址对写允许地址对写允许WEWE的保持时间的保持时间t thAdrhAdr，片片选选对对写写控控制制的的建建立立时时间间t tsuCSsuCS和和保保持持时时间间t thCShCS输入数据对写允许的建立时间输入数据对写允许的建立时间t tsuDINsuDIN数据对写允许的保持时间数据对写允许的保持时间t thDINhDIN最小写允许宽度最小写允许宽度t tWWEWWE27第27页，此课件共104页哦图4.6 描述写周期的开关参数28第28页，此课件共104页哦2 2动态存储器动态存储器(DRAM)(DRAM)(1)(1)存储单元和存储器原理存储单元和存储器原理先介绍动态存储单元。为了便于理解它的原理，先介绍早期1K位动态存储器所用的三管式存储单元，图47是三管存储单元电路图。29第29页，此课件共104页哦图4.7 三管存储单元电路图 30第30页，此课件共104页哦 它的读出及写入部分是分开的。读出时，读出数据线先预充电至高电位，然后读出选择线来高电位，使T3导通，若极间电容C上储存有电荷，则T2导通，读出数据线便通过T2，T3接地，读出电压为地电平；若C上无储存电荷，则T2不导通，读出数据线的电压无变化。写入时，在写人数据线上加写入信号，在写人选择线上加高电位，则T1导通，C随写入信号而充电或放电。若T1截止，则C的电压保持不变。三管单元布线较复杂，所用元件仍较多，但电路稳定。31第31页，此课件共104页哦 继1K位动态存储器问世后，又研制成功了4K位动态存储器。在4K位存储器中，为了提高集成度，对三管单元进行了简化，便出现了单管单元，线路如图48所示。32第32页，此课件共104页哦图4.8 单管存储单元线路图 33第33页，此课件共104页哦 它由一个晶体管和一个与源极相连的电容组成。和三管单元相比，它省去了T2，而把信息存储在电容Cs上；由Cs上有无电荷分别表示“1”和“0”；同时把写入管T1和读出管T3合并成一个管子T。T起地址选择作用。单管单元只设置一条选择线(即字线)，一条数据线(即位线)。单管单元写入过程如下：对某单元写入时，字线为高电平，T导通。若数据线为低电平(写1)且Cs上无储存电荷，则接在Cs一端的VDD通过T对Cs充电；若数据线为高电平(写0)且Cs上有储存电荷，则Cs通过T放电；如写入的数据与原存数据相同，则Cs上的电荷保持不变。对单元读出时，数据线预充电至高电平。当字线来高电平，T导通，若原来Cs上就充有电荷，则Cs放电，使数据线电位下降，此时若在数据线上接一个读出放大器，便可检出Cs的“1”态，若原来Cs上无电荷，则数据线无电位变化，放大器无输出。表示Cs上存储的是“0”。34第34页，此课件共104页哦 继4K位动态存储器之后，又研制了16K位、64K位和4M位等容量更大的存储器，它们的单元电路形式和4K位相同。单管单元的优点是线路简单管单元的优点是线路简单，单元占用面积小，速度快。但它的缺点是：单，单元占用面积小，速度快。但它的缺点是：读出是破坏性的，故读出后要立即对单元进行读出是破坏性的，故读出后要立即对单元进行“重写重写”，以恢复原信息；单元读出信号很小，要，以恢复原信息；单元读出信号很小，要求有高灵敏度的读出放大器。求有高灵敏度的读出放大器。16KXl动态存储器的原理和容量更大的动态存储器相似，为简单起见，下面以下面以16KXl16KXl动态存储器为例介绍动态存储动态存储器为例介绍动态存储器的原理。器的原理。35第35页，此课件共104页哦图4.9 16K1动态存储器框图 36第36页，此课件共104页哦 图49是16KXl位动态存储器的框图，存储单元采用单管单元。16K字存储器需14位地址码，为了减少封装引脚数，地址码分两批(每批7位)送至存储器。先送行地址，后送列地址。行地址由行地址选通信号RAS送入，列地址由列地址选通信号CAS送入，16K位存储单元矩阵由两个64X128阵列组成。读出信号保存在读出放大器(简称读放)中，读出放大器由触发器构成。在读出时，读出放大器又使相应的存储单元的存储信息自动恢复(重写)，所以读出放大器还用作再生放大器。37第37页，此课件共104页哦(2)(2)再生再生 DRAM是通过把电荷充积到MOS管的栅极电容或专门的MOS电容中去来实现信息存储的。但是由于电容漏电阻的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来的电荷。把把这这一一充充电电过过程程称称为为再再生生，或或称称为为刷刷新新。对对于于DRAMDRAM，再再生生一一般般应应在在小小于于或或等等于于2ms2ms的的时时间间内内进进行行一一次次。SRAM则不同，由于SRAM是以双稳态电路为存储单元的，因此它不需要再生。38第38页，此课件共104页哦 DRAMDRAM采用采用“读出读出”方式进行再生。方式进行再生。前面已经讲过，对单管单元的读出是一种破坏性读出对单管单元的读出是一种破坏性读出(若单元中若单元中原来充有电荷，读出时，原来充有电荷，读出时，CsCs放电放电)，而接在单元数据线，而接在单元数据线上的读放是一个再生放大器，在读出的同时，读放又上的读放是一个再生放大器，在读出的同时，读放又使该单元的存储信息自动地得以恢复。使该单元的存储信息自动地得以恢复。由于由于DRAMDRAM每每列都有自己的读放，因此，只要依次改变行列都有自己的读放，因此，只要依次改变行地址，轮流对存储矩阵的每一行所有单元同地址，轮流对存储矩阵的每一行所有单元同时进行读出，当把所有行全部读出一遍，就时进行读出，当把所有行全部读出一遍，就完成了对存储器的再生完成了对存储器的再生(这种再生称行地址再生这种再生称行地址再生)。39第39页，此课件共104页哦(3)(3)时序图时序图 DRAMDRAM有有以以下下几几种种工工作作方方式式：读读工工作作方方式式，写写工工作作方方式式，读读改改写写工工作作方方式式，页页面面工工作作方方式式和和再再生生工工作作方式。方式。下下面面介介绍绍这这几几种种工工作作方方式式的的时时序序图图，在在介介绍绍时时序序图图前前，先先介介绍绍RASRAS，CASCAS与与地地址址AdrAdr的的相相互互关关系系(图图4 410)10)。40第40页，此课件共104页哦图4.10 动态存储器RAS、CAS与Adr的相互关系 41第41页，此课件共104页哦 在这里，要强调以下三点：首先，由RAS的下沿把行地址送人存储器的行地址锁存器，然后再由CAS的下沿把列地址送人列地址锁存器，因此，CAS的下沿必须滞后于RAS的下沿，其最小滞后值应大于存储器参数手册的规定值。其次，RAS，CAS的负电平及正电平宽度分别应大于手册中的规定值，这是保证存储器内部电路正常工作以及能进行预充电所必需的，CAS的上升沿可以在RAS的正电平也可在RAS的负电平期间发生。第三，行地址对RAS的下沿以及列地址对CAS的下沿均应有足够的地址建立时间t1,t2和地址保持时间t3，t4。在以后给出各种工作方式的时序图中，RAS，CAS，Adr的相互关系就不再详细画出了。各厂商生产的RAM芯片基本原理相同，但还存在差别，使用时请查阅各自的手册。42第42页，此课件共104页哦 读工作方式(WE=1)图4.11是读工作方式的时序图。图4.11 动态存储器读工作方式时序图43第43页，此课件共104页哦 写工作方式(WE=0)图4.12是写工作方式的时序图。图4.12 动态存储器写工作方式时序图 44第44页，此课件共104页哦 读-改写工作方式 图4.13给出了这种方式的时序图。图4.13 动态存储器读-改写工作方式的时序图 45第45页，此课件共104页哦 页面工作方式页面工作方式是地址分批输入的动态存储器特有的工作方式。图4.14是页面读方式的时序图。图4.14 动态存储器页面读方式时序图46第46页，此课件共104页哦 再生工作方式再生工作原理已作过介绍，再生工作方式将在下面讨论，这里不再讨论。47第47页，此课件共104页哦(4)DRAM(4)DRAM与与SRAMSRAM的比较的比较 DRAMDRAM有有很很多多优优点点。首先，由于它使用简单的单管单元作为存储单元，因此，每每片片存存储储容容量量较较大大，约约是是SRAMSRAM的的4 4倍倍；由由于于DRAMDRAM的的地地址址是是分分批批进进入入的的，所所以以它它的的引引脚脚数数比比SRAMSRAM要要少少很很多多，它的封装尺寸也可以比较小。这些特点使得在同一块电路板上，使用DRAM的存储容量要比用SRAM大4倍以上。其其次次，DRAMDRAM的的价价格格比比较较便便宜宜，大大约约只只有有SRAMSRAM的的l l4 4。第三，由由于于使使用用动动态态元元件件，DRAMDRAM所需功率大约只有所需功率大约只有SRAMSRAM的的1 16 6。48第48页，此课件共104页哦由于上述优点，DRAMDRAM作为计算机主存储器的主作为计算机主存储器的主要元件得到了广泛的应用，要元件得到了广泛的应用，DRAMDRAM的存取速度以的存取速度以及存储容量正在不断改进提高，目前，每片容量及存储容量正在不断改进提高，目前，每片容量为为64M64M位的位的DRAMDRAM已经上市，更大容量的已经上市，更大容量的RAMRAM也已也已研制出来。研制出来。DRAMDRAM存存在在不不少少缺缺点点。首先，也是由于使用动态元件，它它的的速速度度比比SRAMSRAM要要低低。其次，DRAMDRAM需需要要再再生生，这这不不仅仅浪浪费费了了宝宝贵贵的的时时间间，还还需需要要有有配配套套的的再再生生电电路路，它它也也要要用用去去一一部部分分功功率率。SRAMSRAM一般用作容量不大的高速存储器。一般用作容量不大的高速存储器。49第49页，此课件共104页哦4 43 3 非易失性半导体存储器非易失性半导体存储器前面介绍的DRAM和SRAM均为可任意读写的随机存储器，当掉电时，所存储的内容立即消失，所以是易失性存储器。下面介绍的半导体存储器，即使停电，所存储的内容也不会丢失。根根据据半半导导体体制制造造工工艺艺的的不不同同，可可分分为为ROMROM，PROMPROM，EPROMEPROM，E E2 2PROMPROM和和Flash MemoryFlash Memory。50第50页，此课件共104页哦1 1只读存储器只读存储器(ROM)(ROM)掩模式ROM由芯片制造商在制造时写入内容，以后只能读而不能再写入。其基本存储原理是以元件的“有无”来表示该存储单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件，显而易见，其存储内容是不会改变的。51第51页，此课件共104页哦2 2可编程序的只读存储器可编程序的只读存储器(PROM)(PROM)PROM可由用户根据自己的需要来确定ROM中的内容，常常见见的的熔熔丝丝式式PROMPROM是是以以熔熔丝丝的的接接通通和和断断开开来来表表示示所所存存的的信信息息为为“1”1”或或“0”0”。刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝(写入)。显而易见，断开后的熔丝是不能再接通了，因此，它是一次性写入的存储器。掉电后不会影响其所存储的内容。52第52页，此课件共104页哦3 3可擦可编程序的只读存储器可擦可编程序的只读存储器(EPROM)(EPROM)为了能多次修改ROM中的内容，产生了EPROM。其基本存储单元由一个管子组成，但与其他电路相比管子内多增加了一个浮置栅，如图415所示。53第53页，此课件共104页哦图4.15 EPROM存储单元和编程电压 54第54页，此课件共104页哦编程序(写入)时，控制栅上接12V编程序电压Vpp，源极接地，漏极上加5V电压。漏源极间的电场作用使电子穿越沟道，在控制栅的高压吸引下，这些自由电子越过氧化层进入浮置栅；当浮置栅极获得足够多的自由电子后，漏源极间便形成导电沟道(接通状态)，信息存储在周围都被氧化层绝缘的浮置栅上，即使掉电，信息仍保存。当EPROM中的内容需要改写时，先将其全部内容擦除，然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。EPROM芯片封装上方有一个石英玻璃窗口，将器件从电路上取下，用紫外线照射这个窗口，可实现整体擦除。EPROM的编程次数不受限制。55第55页，此课件共104页哦4 4可电擦可编程序只读存储器可电擦可编程序只读存储器(E(E2 2PROM)PROM)E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制(因氧化层被磨损)，一般为10万次。其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写入周期要几毫秒，比SRAM长得多。E E2 2PROMPROM每每个个存存储储单单元元采采用用两两个个晶晶体体管管。其其栅栅极极氧氧化化层层比比EPROMEPROM薄薄，因因此此具具有有电电擦除功能。擦除功能。56第56页，此课件共104页哦5快擦除读写存储器(Flash Memory)Flash Memory是在EPROM与E2PROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，它与E2PROM相同之处是用电来擦除。但是它只能但是它只能擦除整个区或整个器件，图擦除整个区或整个器件，图4 41616是擦除原理图是擦除原理图。在源极上加高压Vpp，控制栅接地，在电场作用下，浮置栅上的电子越过氧化层进入源极区而全部消失，实现整体擦除或分区擦除。57第57页，此课件共104页哦图4.16 Flash Memory存储单元和擦除电压 58第58页，此课件共104页哦 快擦除读写存储器于1983年推出，1988年商品化。它兼有ROM和RAM俩者的性能，又有ROM，DRAM一样的高密度。目前价格已略低于DRAM，芯片容量已接近于DRAM，是唯一具有大存储量、非易失性、低价格、是唯一具有大存储量、非易失性、低价格、可在线改写和高速度可在线改写和高速度(读读)等特性的存储器。它是近等特性的存储器。它是近年来发展很快很有前途的存储器。年来发展很快很有前途的存储器。59第59页，此课件共104页哦表4.1 列出几种存储器的主要应用 存储器应 用SRAMcacheDRAM计算机主存储器ROM固定程序，微程序控制存储器PROM用户自编程序。用于工业控制机或电器中EPROM用户编写并可修改程序或产品试制阶段试编程序E2PROMIC卡上存储信息Flash Memory 固态盘，IC卡60第60页，此课件共104页哦4 44 DRAM4 DRAM的研制与发展的研制与发展近年来，开展了基于DRAM结构的研究与发展工作，现简单介绍于下：61第61页，此课件共104页哦1 1增强型增强型DRAM(EDRAM)DRAM(EDRAM)增强型增强型DRAM(EDRAM)DRAM(EDRAM)改进了改进了CMOSCMOS制造工艺制造工艺，使晶体管开关加速，其结果使其结果使EDRAMEDRAM的存取时间和周期时间比普通的存取时间和周期时间比普通DRAMDRAM减少一半，而且在减少一半，而且在EDRAMEDRAM芯片中还集成了小容量芯片中还集成了小容量SRAM SRAM cachecache(有关cache的原理见73节)。例如，在例如，在4Mb(1MX44Mb(1MX4位位)EDRAM)EDRAM芯片中，内含芯片中，内含4MbDRAM4MbDRAM和和2Kb(512X42Kb(512X4位位)SRAM)SRAM cachecache。4Mb(1MX4位)DRAM的访问地址为20位，其中11位为行地址，9位为列地址，片内的SRAM与DRAM之间的总线宽度为256字节(2Kb)，因此在SRAM中保存的是最后一次读操作所在行的全部内容(29X4位，即512X4位)，如果下次访问的是该行内容，则可直接访问快速SRAM cache。62第62页，此课件共104页哦2 2cache DRAM(CDRAM)cache DRAM(CDRAM)其其原原理理与与EDRAMEDRAM相相似似，其其主主要要差差别别是是SRAM SRAM cachecache的的容容量较大，且与真正的量较大，且与真正的cachecache原理相同。原理相同。在存储器直接连接处理器的系统中，cache DRAM可取代第二级cache和主存储器(第一级cache在处理器芯片中)。CDRAM还可用作缓冲器支持数据块的串行传送。例如，用于显示屏幕的刷新，CDRAM可将数据从DRAM预取到SRAM中，然后由SRAM传送到显示器。63第63页，此课件共104页哦3.EDO DRAM3.EDO DRAM 扩扩充充数数据据输输出出(extended(extended data data outout，简简称称EDO)EDO)，它它在在完完成成当当前前内内存存周周期期前前即即可可开开始始下下一一内内存存周周期期的的操操作，因此能提高数据带宽或传输率。作，因此能提高数据带宽或传输率。64第64页，此课件共104页哦4 4同步同步DRAM(SDRAM)DRAM(SDRAM)具有新结构和新接口的具有新结构和新接口的SDRAMSDRAM已被广泛应用于计已被广泛应用于计算机系统中。它的读写周期算机系统中。它的读写周期 (10ns(10ns15ns)15ns)比比EDO EDO DRAM(20nsDRAM(20ns30ns)30ns)快，有望取代快，有望取代EDODRAMEDODRAM。65第65页，此课件共104页哦 典型的典型的DRAMDRAM是异步工作的是异步工作的，处理器送地址和控制信号到存储器后，等待存储器进行内部操作(选择行线和列线，读出信号放大，并送输出缓冲器等)，此时处理器只能等待，因而影响了系统性能。而而SDRAMSDRAM与处理器与处理器之间的数据传送是同步的之间的数据传送是同步的，在系统时钟控制下，处理器在系统时钟控制下，处理器送地址和控制命令到送地址和控制命令到SDRAMSDRAM后，在经过一定数量后，在经过一定数量(其值是其值是已知的已知的)的时钟周期后，的时钟周期后，SDRAMSDRAM完成读或写的内部操完成读或写的内部操作。在此期间，处理器可以去进行其他工作，而不作。在此期间，处理器可以去进行其他工作，而不必等待之。必等待之。66第66页，此课件共104页哦 SDRAM的内部逻辑如图417所示。SDRAM采用成组传送方式(即一次传送一组数据)，除了传送第一个数据需要地址建立时间和行线充电时间以外，在以后顺序读出数据时，均可省去上述时间，因此SDRAM对读出存储阵列中同一行的一组顺序数据特别有效；对顺序传送大量数据(如字处理和多媒体等)特别有效。图417中的方式寄存器和控制逻辑给 用户提供了附加的功能：允许用户设置成组传送数据的长度；允许程序员设定SDRAM接收命令后到开始传送数据的等待时间。另另外外，SDRAMSDRAM芯芯片片内内部部有有两两个个存存储储体体，提提供供了了芯芯片片内内部部并行操作并行操作(读写读写)的机会。的机会。67第67页，此课件共104页哦图4.17 同步动态随机存储器(SDRAM)68第68页，此课件共104页哦5 5Rambus DRAM(RDRAM)Rambus DRAM(RDRAM)由RambusRambus公司开发的公司开发的RambusDRAM着重研究提高存储器频带宽度问题。该芯片采取垂直封装采取垂直封装，所有引出针都从一边引出，使得存储器的装配非常紧凑。它与CPU之间传送数据是通过专用的RDRAM总线进行的，而且不用通常而且不用通常的的RASRAS，CASCAS，WEWE和和CECE信号信号。该芯片采取异步成组数据传该芯片采取异步成组数据传输协议，在开始传送时需要较大存取时间输协议，在开始传送时需要较大存取时间(例如例如48ns)48ns)，以后可达到，以后可达到500Mb500Mbs s的传输率。的传输率。能达到这样的高速度是因为精确地规定了总线的阻抗、时钟和信号。RDRAM从高速总线上得到访存请求，包括地址、操作类型和传送的字节数。RambusRambus得得到到IntelIntel公公司司的的支支持持，其其高高档档的的Pentium Pentium IIIIII处处理理器将采用器将采用Rambus DRAMRambus DRAM结构。结构。69第69页，此课件共104页哦6 6集成随机存储器集成随机存储器(IRAM)(IRAM)将将整整个个DRAMDRAM系系统统集集成成在在一一个个芯芯片片内内，包包括括存存储储单单元元阵阵列列；刷刷新新逻逻辑辑；裁裁决决逻逻辑辑、地地址址分分时时、控控制制逻逻辑及时序等。片内还附加有测试电路。辑及时序等。片内还附加有测试电路。70第70页，此课件共104页哦7 7ASIC RAMASIC RAM 根根据据用用户户需需求求而而设设计计的的专专用用存存储储器器芯芯片片，它它以以RAMRAM为中心，并结合其他逻辑功能电路。为中心，并结合其他逻辑功能电路。例例如如，视视频频存存储储器器(videomemory)(videomemory)是是显显示示专专用用存存储储器器，它它接接收收外外界界送送来来的的图图像像信信息息，然然后后向向显显示示系系统提供高速串行信息统提供高速串行信息。71第71页，此课件共104页哦4 45 5 半导体存储器的组成与控半导体存储器的组成与控制制半导体存储器的读写时间一般在十几至几百毫半导体存储器的读写时间一般在十几至几百毫微秒之间，其芯片集成度高，体积小，片内还包含微秒之间，其芯片集成度高，体积小，片内还包含有译码器和寄存器等电路有译码器和寄存器等电路。常用的半导体存储器芯常用的半导体存储器芯片有多字一位片和多字多位片有多字一位片和多字多位(4(4位、位、8 8位位)片，如片，如16M16M位容量的芯片可以有位容量的芯片可以有16MXl16MXl位和位和4MX44MX4位等种类。位等种类。72第72页，此课件共104页哦1 1存储器容量扩展存储器容量扩展 1 1个个存存储储器器的的芯芯片片的的容容量量是是有有限限的的，它它在在字字数数或或字字长长方方面面与与实实际际存存储储器器的的要要求求都都有有很很大大差差距距，所所以需要在字向和位向进行扩充才能满足需要。以需要在字向和位向进行扩充才能满足需要。73第73页，此课件共104页哦(1)(1)位扩展位扩展 位位扩扩展展指指的的是是用用多多个个存存储储器器器器件件对对字字长长进进行行扩充。扩充。位扩展的连接方式是将多片存储器的地址、片选CS、读写控制端RW相应并联，数据端分别引出。如如图图4 41818所所示示的的位位扩扩展展方方式式是是用用2 2个个16KX416KX4位位芯芯片片组组成成16KX816KX8位位的的存存储储器器。图418中每个芯片字长4位，存储器字长8位，每片有14条地址线引出端，4条数据线引出端。74第74页，此课件共104页哦图4.18 位扩展连接方式75第75页，此课件共104页哦(2)(2)字扩展字扩展 字字扩扩展展指指的的是是增增加加存存储储器器中中字字的的数数量量。静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。图图4 41919所所示示的的字字扩扩展展存存储储器器是是用用4 4个个16KX816KX8位位芯芯片片组组成成64KX864KX8位位存存储储器器。数据线D0D7，与各片的数据端相连，地址总线低位地址A0A13与各芯片的14位地址端相连，而两位高位地址A14，A15经过译码器和4个片选端相连。76第76页，此课件共104页哦图4.19 字扩展连接方式77第77页，此课件共104页哦 动态存储器一般不设置CS端，但可用RAS端来扩展字数，从图4。19的16KXl存储器结构图可知，行地址锁存是由RAS的下降边激发出的行时钟来实现的，列地址锁存是由行地址及CAS下降边共同激发的列时钟来实现的。当RAS=1时，存储器既不会产生行时钟，也不会产生列时钟，因此地址码A0A13是不会进人存储器的，电路不工作。只有当RAS由“1”变“0”时，才会激发出行时钟，存储器才会工作。78第78页，此课件共104页哦(3)(3)字位扩展字位扩展 实实际际存存储储器器往往往往需需要要字字