PCB设计技巧百问解答qpz.docx

PCB设设计技巧巧百问1、如何何选择PPCB板板材？选择PCCB板材材必须在在满足设设计需求求和可量量产性及及成本中中间取得得平衡点点。设计计需求包包含电气气和机构构这两部部分。通通常在设设计非常常高速的的PCBB板子(大于GGHz的的频率)时这材材质问题题会比较较重要。例例如，现现在常用用的FRR-4材材质，在在几个GGHz的的频率时时的介质质损(ddiellecttricclosss)会会对信号号衰减有有很大的的影响，可可能就不不合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否合用用。2、如何何避免高高频干扰扰？避免高频频干扰的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(CCrossstaalk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加grrounndguuardd/shhuntt trracees在模模拟信号号旁边。还还要注意意数字地地对模拟拟地的噪噪声干扰扰。3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗匹配的的因素有有信号源源的架构构和输出出阻抗(outtputtimppedaancee)，走走线的特特性阻抗抗，负载载端的特特性，走走线的拓拓朴(ttopoologgy)架架构等。解解决的方方式是靠靠端接(terrminnatiion)与调整整走线的的拓朴。4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此此间距由由差分阻阻抗决定定)要一一直保持持不变，也也就是要要保持平平行。平平行的方方式有两两种，一一为两条条线走在在同一走走线层(sidde-bby-ssidee)，一一为两条条线走在在上下相相邻两层层(ovver-undder)。一般般以前者者sidde-bby-ssidee实现的的方式较较多。5、对于于只有一一个输出出端的时时钟信号号线，如如何实现现差分布布线？要用差分分布线一一定是信信号源和和接收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会会加, 其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间距距会影响响到差分分阻抗(diffferrenttiall immpeddancce)的的值,此此值是设设计差分分对的重重要参数数。需要要平行也也是因为为要保持持差分阻阻抗的一一致性。若若两线忽忽远忽近近, 差差分阻抗抗就会不不一致, 就会会影响信信号完整整性(ssignnaliinteegriity)及时间间延迟(timmingg deelayy)。8、如何何处理实实际布线线中的一一些理论论冲突的的问题1. 基基本上, 将模模/数地地分割隔隔离是对对的。 要注意意的是信信号走线线尽量不不要跨过过有分割割的地方方(mooat), 还还有不要要让电源源和信号号的回流流电流路路径(rretuurniingccurrrentt paath)变太大大。2. 晶晶振是模模拟的正正反馈振振荡电路路, 要要有稳定定的振荡荡信号, 必须须满足lloopp gaain与与phaase的的规范, 而这这模拟信信号的振振荡规范范很容易易受到干干扰,即即使加ggrouund guaard traacess可能也也无法完完全隔离离干扰。 而且离离的太远远, 地地平面上上的噪声声也会影影响正反反馈振荡荡电路。 所以,一定要要将晶振振和芯片片的距离离进可能能靠近。3. 确确实高速速布线与与EMII的要求求有很多多冲突。 但基本本原则是是因EMMI所加加的电阻阻电容或或ferrritte bbeadd, 不不能造成成信号的的一些电电气特性性不符合合规范。所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式,以降低对信号的伤害。9、如何何解决高高速信号号的手工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。 各家EEDA公公司的绕绕线引擎擎能力和和约束条条件的设设定项目目有时相相差甚远远。 例例如,是是否有足足够的约约束条件件控制蛇蛇行线(serrpenntinne)蜿蜿蜒的方方式, 能否控控制差分分对的走走线间距距等。 这会影影响到自自动布线线出来的的走线方方式是否否能符合合设计者者的想法法。另外外, 手手动调整整布线的的难易也也与绕线线引擎的的能力有有绝对的的关系。 例如, 走线线的推挤挤能力, 过孔孔的推挤挤能力, 甚至至走线对对敷铜的的推挤能能力等等等。 所所以,选选择一个个绕线引引擎能力力强的布布线器, 才是是解决之之道。10、关关于teest couuponn。testt cooupoon是用用来以TTDR (Tiime Dommainn Reefleectoometter) 测量量所生产产的PCCB板的的特性阻阻抗是否否满足设设计需求求。一般般要控制制的阻抗抗有单根根线和差差分对两两种情况况。 所所以， tesst ccouppon上上的走线线线宽和和线距(有差分分对时)要与所所要控制制的线一一样。 最重要要的是测测量时接接地点的的位置。为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)， 所以， testcoupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。详情参考如下链接1. 22. (点选选Apppliccatiion nottes)11、在在高速PPCB设设计中，信信号层的的空白区区域可以以敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。 只只是在高高速信号号线旁敷敷铜时要要注意敷敷铜与信信号线的的距离， 因为所所敷的铜铜会降低低一点走走线的特特性阻抗抗。也要要注意不不要影响响到它层层的特性性阻抗， 例如在在duaal sstriipliine的的结构时时。12、是是否可以以把电源源平面上上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源源和地平平面之间间的信号号是否可可以使用用带状线线模型计计算？是的， 在计算算特性阻阻抗时电电源平面面跟地平平面都必必须视为为参考平平面。 例如四四层板: 顶层层-电源源层-地地层-底底层，这这时顶层层走线特特性阻抗抗的模型型是以电电源平面面为参考考平面的的微带线线模型。13、在在高密度度印制板板上通过过软件自自动产生生测试点点一般情情况下能能满足大大批量生生产的测测试要求求吗？一般软件件自动产产生测试试点是否否满足测测试需求求必须看看对加测测试点的的规范是是否符合合测试机机具的要要求。另另外，如如果走线线太密且且加测试试点的规规范比较较严，则则有可能能没办法法自动对对每段线线都加上上测试点点，当然然，需要要手动补补齐所要要测试的的地方。14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIPppin)当测试试点)可可能加在在线上或或是从线线上拉一一小段线线出来。前前者相当当于是加加上一个个很小的的电容在在线上，后后者则是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(edggeraate)有关。影影响大小小可透过过仿真得得知。原原则上测测试点越越小越好好(当然然还要满满足测试试机具的的要求)分支越越短越好好。15、若若干PCCB组成成系统，各各板之间间的地线线应如何何连接？各个PCCB板子子相互连连接之间间的信号号或电源源在动作作时，例例如A板板子有电电源或信信号送到到B板子子，一定定会有等等量的电电流从地地层流回回到A板板子 (此为KKircchofff ccurrrenttlaww)。这这地层上上的电流流会找阻阻抗最小小的地方方流回去去。所以以，在各各个不管管是电源源或信号号相互连连接的接接口处，分分配给地地层的管管脚数不不能太少少，以降降低阻抗抗，这样样可以降降低地层层上的噪噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例例如，在在某处制制造低阻阻抗，让让大部分分的电流流从这个个地方走走)，降降低对其其它较敏敏感信号号的影响响。16、能能介绍一一些国外外关于高高速PCCB设计计的技术术书籍和和资料吗吗？现在高速速数字电电路的应应用有通通信网路路和计算算机等相相关领域域。在通通信网路路方面，PPCB板板的工作作频率已已达GHHz上下下，迭层层数就我我所知有有到400层之多多。计算算机相关关应用也也因为芯芯片的进进步，无无论是一一般的PPC或服服务器(Serrverr)，板板子上的的最高工工作频率率也已经经达到4400MMHz(如Raambuus) 以上。因因应这高高速高密密度走线线需求，盲盲埋孔(bliind/burrieddviaas)、mmirccrovviass及buuildd-upp制程工工艺的需需求也渐渐渐越来来越多。 这些设设计需求求都有厂厂商可大大量生产产。以下提供供几本不不错的技技术书籍籍：1.Hoowarrd WW. JJohnnsonn，“Higgh-SSpeeed DDigiitall Deesiggn A Hanndboook of Blaack Maggic”；2.Sttephhen H. Halll，“Higgh-SSpeeed DDigiitall Syysteem DDesiign”；3.Brriann Yaang，“Digital Signal Integrity”；4.Dooogllas Broook，“Integrity Issues and printed Circuit Board Design”。17、两两个常被被参考的的特性阻阻抗公式式：a.微带带线(mmicrrosttripp)Z=887/sqrrt(EEr+11.411)ln5.998H/(0.8W+T) 其中中，W为为线宽，TT为走线线的铜皮皮厚度，HH为走线线到参考考平面的的距离，EEr是PPCB板板材质的的介电常常数(ddiellecttriccconnstaant)。此公公式必须须在0.1<(W/HH)<22.0及及1<(Er)<155的情况况才能应应用。b.带状状线(sstriipliine)Z=660/ssqrtt(Err)lln44H/0.667(T+00.8WW) 其中中，H为为两参考考平面的的距离，并并且走线线位于两两参考平平面的中中间。此此公式必必须在WW/H<<0.335及TT/H<<0.225的情情况才能能应用。18、差差分信号号线中间间可否加加地线？差分信号号中间一一般是不不能加地地线。因因为差分分信号的的应用原原理最重重要的一一点便是是利用差差分信号号间相互互耦合(couupliing)所带来来的好处处，如ffluxxcanncelllattionn，抗噪噪声(nnoisse iimmuunitty)能能力等。若若在中间间加地线线，便会会破坏耦耦合效应应。19、刚刚柔板设设计是否否需要专专用设计计软件与与规范？国内何何处可以以承接该该类电路路板加工工？可以用一一般设计计PCBB的软件件来设计计柔性电电路板(Fleexibble PriinteedCiircuuit)。一样样用Geerbeer格式式给FPPC厂商商生产。由由于制造造的工艺艺和一般般PCBB不同，各各个厂商商会依据据他们的的制造能能力会对对最小线线宽、最最小线距距、最小小孔径(viaa)有其其限制。除除此之外外，可在在柔性电电路板的的转折处处铺些铜铜皮加以以补强。至至于生产产的厂商商可上网网“FPCC”当关键键词查询询应该可可以找到到。20、适适当选择择PCBB与外壳壳接地的的点的原原则是什什么？选择PCCB与外外壳接地地点选择择的原则则是利用用chaassiis ggrouund提提供低阻阻抗的路路径给回回流电流流(reeturrninngcuurreent)及控制制此回流流电流的的路径。例例如，通通常在高高频器件件或时钟钟产生器器附近可可以借固固定用的的螺丝将将PCBB的地层层与chhasssisggrouund做做连接，以以尽量缩缩小整个个电流回回路面积积，也就就减少电电磁辐射射。21、电电路板DDEBUUG应从从那几个个方面着着手？就数字电电路而言言，首先先先依序序确定三三件事情情：1. 确认所有有电源值值的大小小均达到到设计所所需。有有些多重重电源的的系统可可能会要要求某些些电源之之间起来来的顺序序与快慢慢有某种种规范。2. 确认所有有时钟信信号频率率都工作作正常且且信号边边缘上没没有非单单调(nnon-monnotoonicc)的问问题。3. 确认reesett信号是是否达到到规范要要求。这些都正正常的话话，芯片片应该要要发出第第一个周周期(ccyclle)的的信号。接接下来依依照系统统运作原原理与bbus prootoccol来来debbug。22、在在电路板板尺寸固固定的情情况下，如如果设计计中需要要容纳更更多的功功能，就就往往需需要提高高PCBB的走线线密度，但但是这样样有可能能导致走走线的相相互干扰扰增强，同同时走线线过细也也使阻抗抗无法降降低，请请专家介介绍在高高速（>>1000MHzz）高密密度PCCB设计计中的技技巧?在设计高高速高密密度PCCB时，串串扰(ccrossstaalk intterffereencee)确实实是要特特别注意意的，因因为它对对时序(timmingg)与信信号完整整性(ssignnaliinteegriity)有很大大的影响响。以下下提供几几个注意意的地方方：1.控制制走线特特性阻抗抗的连续续与匹配配。2.走线线间距的的大小。一一般常看看到的间间距为两两倍线宽宽。可以以透过仿仿真来知知道走线线间距对对时序及及信号完完整性的的影响，找找出可容容忍的最最小间距距。不同同芯片信信号的结结果可能能不同。3.选择择适当的的端接方方式。4.避免免上下相相邻两层层的走线线方向相相同，甚甚至有走走线正好好上下重重迭在一一起，因因为这种种串扰比比同层相相邻走线线的情形形还大。5.利用用盲埋孔孔(bllindd/buurieed vvia)来增加加走线面面积。但但是PCCB板的的制作成成本会增增加。在实际执执行时确确实很难难达到完完全平行行与等长长，不过过还是要要尽量做做到。除除此以外外，可以以预留差差分端接接和共模模端接，以以缓和对对时序与与信号完完整性的的影响。23、模模拟电源源处的滤滤波经常常是用LLC电路路。但是是为什么么有时LLC比RRC滤波波效果差差？ LC与RRC滤波波效果的的比较必必须考虑虑所要滤滤掉的频频带与电电感值的的选择是是否恰当当。因为为电感的的感抗(reaactaancee)大小小与电感感值和频频率有关关。如果果电源的的噪声频频率较低低，而电电感值又又不够大大，这时时滤波效效果可能能不如RRC。但但是，使使用RCC滤波要要付出的的代价是是电阻本本身会耗耗能，效效率较差差，且要要注意所所选电阻阻能承受受的功率率。24、滤滤波时选选用电感感，电容容值的方方法是什什么？电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率率外，还还要考虑虑瞬时电电流的反反应能力力。如果果LC的的输出端端会有机机会需要要瞬间输输出大电电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波波噪声(ripppleenoiise)。电容值则则和所能能容忍的的纹波噪噪声规范范值的大大小有关关。纹波波噪声值值要求越越小，电电容值会会较大。而而电容的的ESRR/ESSL也会会有影响响。另外，如如果这LLC是放放在开关关式电源源(swwitcchinng rreguulattionnpowwer)的输出出端时，还还要注意意此LCC所产生生的极点点零点(polle/zzeroo)对负负反馈控控制(nnegaativve ffeeddbacck cconttroll)回路路稳定度度的影响响。25、如如何尽可可能的达达到EMMC要求求，又不不致造成成太大的的成本压压力？PCB板板上会因因EMCC而增加加的成本本通常是是因增加加地层数数目以增增强屏蔽蔽效应及及增加了了ferrrittebeead、cchokke等抑抑制高频频谐波器器件的缘缘故。除除此之外外，通常常还是需需搭配其其它机构构上的屏屏蔽结构构才能使使整个系系统通过过EMCC的要求求。以下下仅就PPCB板板的设计计技巧提提供几个个降低电电路产生生的电磁磁辐射效效应。1、尽可可能选用用信号斜斜率(ssleww raate)较慢的的器件，以以降低信信号所产产生的高高频成分分。 22、注意意高频器器件摆放放的位置置，不要要太靠近近对外的的连接器器。3、注意意高速信信号的阻阻抗匹配配，走线线层及其其回流电电流路径径(reeturrn ccurrrentt paath)， 以以减少高高频的反反射与辐辐射。4、在各各器件的的电源管管脚放置置足够与与适当的的去耦合合电容以以缓和电电源层和和地层上上的噪声声。特别别注意电电容的频频率响应应与温度度的特性性是否符符合设计计所需。5、对外外的连接接器附近近的地可可与地层层做适当当分割，并并将连接接器的地地就近接接到chhasssis grooundd。6、可适适当运用用grooundd guuardd/shhuntt trracees在一一些特别别高速的的信号旁旁。但要要注意gguarrd/sshunnt ttracces对对走线特特性阻抗抗的影响响。7、电源源层比地地层内缩缩20HH，H为为电源层层与地层层之间的的距离。26、当当一块PPCB板板中有多多个数/模功能能块时，常常规做法法是要将将数/模模地分开开，原因因何在？将数/模模地分开开的原因因是因为为数字电电路在高高低电位位切换时时会在电电源和地地产生噪噪声，噪噪声的大大小跟信信号的速速度及电电流大小小有关。如如果地平平面上不不分割且且由数字字区域电电路所产产生的噪噪声较大大而模拟拟区域的的电路又又非常接接近，则则即使数数模信号号不交叉叉，模拟拟的信号号依然会会被地噪噪声干扰扰。也就就是说数数模地不不分割的的方式只只能在模模拟电路路区域距距产生大大噪声的的数字电电路区域域较远时时使用。27、另另一种作作法是在在确保数数/模分分开布局局，且数数/模信信号走线线相互不不交叉的的情况下下，整个个PCBB板地不不做分割割，数/模地都都连到这这个地平平面上。道道理何在在？数模信号号走线不不能交叉叉的要求求是因为为速度稍稍快的数数字信号号其返回回电流路路径(rretuurn currrenntpaath)会尽量量沿着走走线的下下方附近近的地流流回数字字信号的的源头，若若数模信信号走线线交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。28、在在高速PPCB设设计原理理图设计计时，如如何考虑虑阻抗匹匹配问题题？在设计高高速PCCB电路路时，阻阻抗匹配配是设计计的要素素之一。而而阻抗值值跟走线线方式有有绝对的的关系，例如是走在表面层(microstrip)或内层(stripline/doublestripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。29、哪哪里能提提供比较较准确的的IBIIS模型型库？IBISS模型的的准确性性直接影影响到仿仿真的结结果。基基本上IIBISS可看成成是实际际芯片II/O buffferr等效电电路的电电气特性性资料，一一般可由由SPIICE模模型转换换而得(亦可采采用测量量，但限限制较多多)，而而SPIICE的的资料与与芯片制制造有绝绝对的关关系，所所以同样样一个器器件不同同芯片厂厂商提供供，其SSPICCE的资资料是不不同的，进进而转换换后的IIBISS模型内内之资料料也会随随之而异异。也就就是说，如如果用了了A厂商商的器件件，只有有他们有有能力提提供他们们器件准准确模型型资料，因因为没有有其它人人会比他他们更清清楚他们们的器件件是由何何种工艺艺做出来来的。如如果厂商商所提供供的IBBIS不不准确，只能不断要求该厂商改进才是根本解决之道。30、在在高速PPCB设设计时，设设计者应应该从那那些方面面去考虑虑EMCC、EMMI的规规则呢？一般EMMI/EEMC设设计时需需要同时时考虑辐辐射(rradiiateed)与与传导(connducctedd)两个个方面.前者归归属于频频率较高高的部分分(>30MMHz)后者则则是较低低频的部部分(<<30MMHz). 所所以不能能只注意意高频而而忽略低低频的部部分.一个好的的EMII/EMMC设计计必须一一开始布布局时就就要考虑虑到器件件的位置置, PPCB迭迭层的安安排, 重要联联机的走走法, 器件的的选择等等, 如如果这些些没有事事前有较较佳的安安排,事事后解决决则会事事倍功半半, 增增加成本本. 例例如时钟钟产生器器的位置置尽量不不要靠近近对外的的连接器器, 高高速信号号尽量走走内层并并注意特特性阻抗抗匹配与与参考层层的连续续以减少少反射,器件所所推的信信号之斜斜率(ssleww raate)尽量小小以减低低高频成成分,选选择去耦耦合(ddecooupllingg/byypasss)电电容时注注意其频频率响应应是否符符合需求求以降低低电源层层噪声. 另外外,注意意高频信信号电流流之回流流路径使使其回路路面积尽尽量小(也就是是回路阻阻抗looop imppedaancee尽量小小)以减减少辐射射. 还还可以用用分割地地层的方方式以控控制高频频噪声的的范围.最后, 适当当的选择择PCBB与外壳壳的接地地点(cchasssiss grrounnd)。31、如如何选择择EDAA工具？目前的ppcb设设计软件件中，热热分析都都不是强强项，所所以并不不建议选选用，其其它的功功能1.3.44可以选选择PAADS或或Caddencce性能能价格比比都不错错。PLD的的设计的的初学者者可以采采用PLLD芯片片厂家提提供的集集成环境境，在做做到百万万门以上上的设计计时可以以选用单单点工具具。32、请请推荐一一种适合合于高速速信号处处理和传传输的EEDA软软件。常规的电电路设计计，INNNOVVEDAA 的 PADDS就非非常不错错，且有有配合用用的仿真真软件，而而这类设设计往往往占据了了70%的应用用场合。在在做高速速电路设设计，模模拟和数数字混合合电路，采采用Caadennce的的解决方方案应该该属于性性能价格格比较好好的软件件，当然然Menntorr的性能能还是非非常不错错的，特特别是它它的设计计流程管管理方面面应该是是最为优优秀的。（大大唐电信信技术专专家 王王升）33、对对PCBB板各层层含义的的解释 Topooverrlayy -顶顶层器件件名称， 也叫 topp siilksscreeen 或者 topp coompoonennt llegeend, 比如如 R11 C55, IIC100.botttomooverrlayy-同理理multtilaayerr-如如果你设设计一个个4层板板，你放放置一个个 frree padd orr viia, 定义它它作为mmulttilaay 那那么它的的padd就会自自动出现现在4个个层 上上，如果果你只定定义它是是topp laayerr, 那那么它的的padd就会只只出现在在顶层上上。34、22G以上上高频PPCB设设计，走走线,排排版,应应重点注注意哪些些方面？2G以上上高频PPCB属属于射频频电路设设计，不不在高速速数字电电路设计计讨论范范围内。而而射频电电路的布布局（llayoout)和布线线（rooutiing)应该和和原理图图一起考考虑的，因因为布局局布线都都会造成成分布效效应。而而且，射射频电路路设计一一些无源源器件是是通过参参数化定定义，特特殊形状状铜箔实实现，因因此要求求EDAA工具能能够提供供参数化化器件，能能够编辑辑特殊形形状铜箔箔。Menttor公公司的bboarrdsttatiion中中有专门门的RFF设计模模块，能能够满足足这些要要求。而而且，一一般射频频设计要要求有专专门射频频电路分分析工具具，业界界最著名名的是aagillentt的eeesofft，和和Menntorr的工具具有很好好的接口口。35、22G以上上高频PPCB设设计，微微带的设设计应遵遵循哪些些规则?射频微带带线设计计，需要要用三维维场分析析工具提提取传输输线参数数。所有有的规则则应该在在这个场场提取工工具中规规定。36、对对于全数数字信号号的PCCB，板板上有一一个800MHzz的钟源源。除了了采用丝丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么么样的电电路进行行保护？确保时钟钟的驱动动能力，不不应该通通过保护护实现，一一般采用用时钟驱驱动芯片片。一般般担心时时钟驱动动能力，是是因为多多个时钟钟负载造造成。采采用时钟钟驱动芯芯片，将将一个时时钟信号号变成几几个，采采用点到到点的连连接。选选择驱动动芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为为沿有效效信号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。37、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口，来保保证时钟钟信号的的传输受受到的影影响小？时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果果要长距距离传输输，建议议采用差差分信号号。LVVDS信信号可以以满足驱驱动能力力要求，不不过您的的时钟不不是太快快，没有有必要。38、227M,SDRRAM时时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？如果是三三次谐波波大，二二次谐波波小，可可能因为为信号占占空比为为50%，因为为这种情情况下，信信号没有有偶次谐谐波。这这时需要要修改一一下信号号占空比比。此外，对对于如果果是单向向的时钟钟信号，一一般采用用源端串串联匹配配。这样样可以抑抑制二次次反射，但但不会影影响时钟钟沿速率率。源端端匹配值值，可以以采用下下图公式式得到。39、什什么是走走线的拓拓扑架构构？Topoologgy,有有的也叫叫rouutinng oordeer.对对于多端端口连接接的网络络的布线线次序。40、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这种网络络信号方方向比较较复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且作前仿仿真时，采采用何种种拓朴对对工程师师要求很很高，要要求对电电路原理理，信号号类型，甚甚至布线线难度等等都要了了解。41、怎怎样通过过安排迭迭层来减减少EMMI问题题？首先，EEMI要要从系统统考虑，单单凭PCCB无法法解决问问题。层叠对EEMI来来讲，我我认为主主要是提提供信号号最短回回流路径径，减小小耦合面面积，抑抑制差模模干扰。另另外地层层与电源源层紧耦耦合，适适当比电电源层外外延，对对抑制共共模干扰扰有好处处。42、为为何要铺铺铜？一般铺铜铜有几个个方面原原因。，EMMC.对对于大面面积的地地或电源源铺铜，会会起到屏屏蔽作用用，有些些特殊地地，如PPGNDD起到防防护作用用。，PCCB工艺艺要求。一一般为了了保证电电镀效果果，或者者层压不不变形，对对于布线线较少的的PCBB板层铺铺铜。，信号号完整性性要求，给给高频数数字信号号一个完完整的回回流路径径，并减减少直流流网络的的布线。当当然还有有散热，特特殊器件件安装要要求铺铜铜等等原原因。43、在在一个系系统中，包包含了ddsp和和pldd，请问问布线时时要注意意哪些问问题呢？看你的信信号速率率和布线线长度的的比值。如如果信号号在传输输线上的的时延和和信号变变化沿时时间可比比的话，就就要考虑虑信号完完整性问问题。另另外对于于多个DDSP，时时钟，数数据信号号走线拓拓普也会会影响信信号质量量和时序序，需要要关注。44、除除prootell工具布布线外，还还有其他他好的工工具吗？至于工具具，除了了PROOTELL，还有有很多布布线工具具，如MMENTTOR的的WG220000,ENN20000系列列和poowerrpcbb，Caadennce的的alllegrro，zzukeen的ccadsstarr,crr50000等，各各有所长长。45、什什么是“信号回回流路径径”？ 信号回流流路径,即reeturrn ccurrrentt。高速速数字信信号在传传输时，信信号的流流向是从从驱动器器沿PCCB传输输线到负负载，再再由负载载沿着地地或电源源通过最最短路径径返回驱驱动器端端。这个个在地或或电源上上的返回回信号就就称信号号回流路路径。DDr.JJohsson在在他的书书中解释释，高频频信号传传输，实实际上是是对传输输线与直直流层之之间包夹夹的介质质电容充充电的过过程。SSI分析析的就是是这个围围场的电电磁特性性，以及及他们之之间的耦耦合。46、如如何对接接插件进进行SII分析？在IBIIS3.2规范范中，有有关于接接插件模模型的描描述。一一般使用用EBDD模型。如如果是特特殊板，如如背板，需需要SPPICEE模型。也也可以使使用多板板仿真软软件（HHYPEERLYYNX或或IS_mulltibboarrd），建建立多板板系统时时，输入入接插件件的分布布参数，一一般从接接插件手手册中得得到。当当然这种种方式会会不够精精确，但但只要在在可接受受范围内内即可。47、请请问端接接的方式式有哪些些？端接（ttermminaal）,也称匹匹配。一一般按照照匹配位位置分有有源端匹匹配和终终端匹配配。其中中源端匹匹配一般般为电阻阻串联匹匹配，终终端匹配配一般为为并联匹匹配，方方式比较较多，有有电阻上上拉，电电阻下拉拉，戴维维南匹配配，ACC匹配，肖肖特基二二极管匹匹配。48、采采用端接接（匹配配）的方方式是由由什么因因素决定定的？匹配采用用方式一一般由BBUFFFER特特性，拓拓普情况况，电平平种类和和判决方方式来决决定，也也要考虑虑信号占占空比，系系统功耗耗等。49、采采用端接接（匹配配）的方方式有什什么规则则？数字电路路最关键键的是时时序问题题，加匹匹配的目目的是改改善信号号质量，在在判决时时刻得到到可以确确定的信信号。对对于电平平有效信信号，在在保证建建立、保保持时间间的前提提下，信信号质量量稳定；对延有有效信号号，在保保证信号号延单调调性前提提下，信信号变化化延速度度满足要要求。MMenttorICXX产品教教材中有有关于匹匹配的一一些资料料。另外外Hiigh Speeed Diggitaal ddesiign a hhandd boook of blaackmmagiic有有一章专专门对ttermminaal的讲讲述，从从电磁波波原理上上讲述匹匹配对信信号完整整性的作作用，可可供参考考。50、能能否利用用器件的的IBIIS模型型对器件件的逻辑辑功能进进行仿真真？如果果不能，那那么如何何进行电电路的板板级和系系统级仿仿真？IBISS模型是是行为级级模型，不不能用于于功能仿仿真。功功能仿真真，需要要用SPPICEE模型，或或者其他他结构级级模型。51、在在数字和和模拟并并存的系系统中，有有2种处处理方法法，一个个是数字字地和模模拟地分分开，比比如在地地层，数数字地是是独立地地一块，模模拟地独独立一块块，单点点用铜皮皮或FBB磁珠连连接，而而电源不不分开；另一种种是模拟拟电源和和数字电电源分开开用FBB连接，而而地是统统一地地地。请问问李先生生，这两两种方法法效果是是否一样样？ 应该说从从原理上上讲是一一样的。因因为电源源和地对对高频信信号是等等效的。区分模拟拟和数字字部分的的目的是是为了抗抗干扰，主主要是数数字电路路对模拟拟电路的的干扰。但但是，分分割可能能造成信信号回流流路径不不完整，影影响数字字信号的的信号质质量，影影响系统统EMCC质量。因因此，无无论分割割哪个平平面，要要看这样样作，信信号回流流路径是是否被增增大，回回流信号号对正常常工作信信号干扰扰有多大大。现在也有有一些混混合设计计，不分分电源和和地，在在布局时时，按照照数字部部分、模模拟部分分分开布布局布线线，避免免出现跨跨区信号号。52、安安规问题题：FCCC、EEMC的的具体含含义是什什么？FCC: feederral commmunnicaatioon ccommmisssionn 美国国通信委委员会EMC: ellecttro meggnettic commpattibiilitty 电电磁兼容容FCC是是个标准准组织，EEMC是是一个标标准。标标准颁布布都有相相应的原原因，标标准和测测试方法法。53、何何谓差分分布线？差分信号号，有些些也称差差动信号号，用两两根完全全一样，极极性相反反的信号号传输一一路数据据，依靠靠两根信信号电平平差进行行判决。为为了保证证两根信信号完全全一致，在在布线时时要保持持并行，线线宽、线线间距保保持不变变。54、PPCB仿仿真软件件有哪些些？仿真的种种类很多多，高速速数字电电路信号号完整性性分析仿仿真分析析(SII)常用用软件有有icxx,siignaalviisioon,hhypeerlyynx,XTKK,sppeecctraaqueest等等。有些些也用HHspiice。55、PPCB仿仿真软件件是如何何进行LLAYOOUT仿仿真的？高速数字字电路中中，为了了提高信信号质量量，降低低布线难难度，一一般采用用多层板板，分配配专门的的电源层层，地层层。56、在在布局、布布线中如如何处理理才能保保证500M以上