POWERPCB内层分割实例解析6869.docx

Evaluation Warning: The document was created with Spire.Doc for .NET.POWERPCCB内层分割实实例（文中图形可以以扩大观看）一设置好内层属属性整个内层如果为为同一网络请请选择CAM PPLANE，只能选择一一个网络名。要分成几个网络络则选择SPLITT/MIXEE（分割），可可选择多个网网络名。二、单击右侧的的ASSIGGN增加分割网网络名完成后按OK。三、再按OK退退出层设置对对话框。四、按CTRLL+ALT+N设置网络络颜色五、再放置分割割区域（注意意，一个分割割网络区域不不能包含或包包含于另一个个分割网络）六、完成后如下下图七、侵害灌水按TOOLS菜菜单，选择POUR MANAAGER.按关闭钮确认，并退出对话话框即可。是不是大功告成成？POWER PPCB的图层设置置及内层分割割方法     看过上面的的结构图以后后应该对POWER的图层结构构已经很清楚楚了，确定了了要使用什么么样的图层来来完成设计，下下一步就是添添加电气图层层的操作了。下面以一块四层板为例：    首先新建一个设计，导入网表，完成基本的布局，然后新增图层SETUP-LAYER DEFINITION,在ELECTRICAL LAYER区，点击MODIFY,在弹出的窗口中输入4，OK，OK。此时在TOP与BOT中间已经有了两个新电气图层，分别给这两个图层命名，并设置图层类型。    把INNER LAYER2命名为GND，并设定为CAM PLANE，然后点击右边的ASSIGN分配网络，因为这层是负片的整张铜皮，所以分配一个GND就可以，千万不要分多了网络！    把INNER LAYER3命名为POWER，并设定为SPLIT/MIXED（因为有多组电源，所以要用到内层分割），点击ASSIGN，把需要走在内层的电源网络分配到右边的ASSOCIATED窗口下（假设分配三个电源网络）。    下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连接到内层（小技巧，先暂时把POWER层的类型定义为CAM PLANE，这样凡是分配到内层的电源网络且打了过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。    第一步是给网络上色，以利于区分各个接点位置，按快捷键CTRL+SHIFT+N，指定网络颜色（过程略）。    然后把POWER层的图层属性改回SPLIT/MIXED，再点击DRAFTING-PLACE AREA，下一步即可绘制第一个电源网络的铺铜。    1号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网络名称。    2号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要在已经铺好的大铜面上切出一块来作为新的网络。还是点击PLACE AREA，然后按照颜色指示绘制切割区域，当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分配该网络名称。    3号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令来做。点击DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边，双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。    至此已基本完成整个布线工作，最后用POUR MANAGER-PLANE CONNECT进行灌铜，即可出现效果。看到很多网友提提出的关于POWERR PCB内层正负片片设置和内电电层分割以及及铺铜方面的的问题。今天天抽空把这些些东西联系在在一起集中说说明一下。时时间仓促，如如有错误疏漏漏指出还请多多加指正！一、POWERR PCB的图层与PROTEEL的异同     我们做设设计的有很多多都不止用一一个软件，由由于PROTEEL上手容易的的特点，很多多朋友都是先先学的PROTEEL后学的POWER，当然也有有很多是直接接学习的 POWEER，还有的是是两个软件一一起用。由于于这两个软件件在图层设置置方面有些差差异，初学者者很容易发生生混淆，所以以先把它们放放在一起比较较一下。直接接学习POWERR 的也可以看看看，以便有有一个参照。首先看看内层的的分类结构图图软件名 属性 层名 用途 PROTEEL: 正片 MIDLLAYER 纯线路层                                   MMIDLAYYER 混合电气层（包包含线路，大大铜皮）                      负片 INTEERNAL 纯负片 （无分割，如如GND）                                   IINTERNNAL 带内层分割割（最常见的的多电源情况况） POWERR : 正片 NO PPLANE 纯线路层                                   NNO PLAANE 混合电气层层（用铺铜的的方法 COPPPER POOUR）                                   SSPLIT/MIXEDD 混合电气层层（内层分割割层法 PLACCE AREEA）                     负片 CAM PLLANE 纯负片 （无分割，如如GND）从上图可以看出出，POWER与PROTEEL的电气图层层都可分为正正负片两种属属性，但是这这两种图层属属性中包含的的图层类型却却不相同。1. PROTEL只只有两种图层层类型，分别别对应正负片片属性。而POWER则不同，POWER中的正片分分为两种类型型，NO PLLANE和SPLIT/MIXEDD 2. PROTEL中中的负片可以以使用内电层层分割，而POWER的负片只能是纯负负片（不能应应用内电层分分割，这一点点不如PROTEEL）。内层分分割必须使用正片来做。用SPLITT/MIXEED层,也可用普通通的正片(NO PPLANE)铺铜。 也就是说，在PPOWER PCB中，不管用用于电源的内内层分割还是是混合电气层层，都要用正正片来做，而而普通的正片片（NO PLLANE)与专用混合电电气层（SPLITT/MIXEED）的唯一区区别就是铺铜铜的方式不一一样！负片只只能是单一的的负片。（用用2D LIINE分割负片的的方法，由于于没有网络连连接和设计规规则的约束，容容易出错，不不推荐使用）这两点是它们在在图层设置与与内层分割方方面的主要区区别。二、SPLITT/MIXEED层的内层分分割与NO PLLANE层的铺铜之间的的区别1. SPLIT/MMIXED:必须使用内内层分割命令令（PLACEE AREAA)，可自动动移除内层独独立焊盘，可可走线，可以以方便的在大大片铜皮上进进行其他网络络的分割，内内层分割的智智能化较高。 2. NO PLANNEC层：必须使使用铺铜的命命令(COPPPER POOUR)，用法同外外层线路，不不会自动移除除独立焊盘，可可走线，不可可以在大块铜铜皮上进行其其他网络的分分割。也就是是说不能出现现大块铜皮包包围小块铜皮皮的现象。 三、POWERR PCB的图层设置置及内层分割割方法   看过上面的结构构图以后应该该对POWER的图层结构构已经很清楚楚了，确定了了要使用什么样的图层层来完成设计计，下一步就就是添加电气气图层的操作作了。     下面以一块块四层板为例例：    首先新建一一个设计，导导入网表，完完成基本的布布局，然后新新增图层SETUPP-LAYEER DEFFINITIION,在ELECTTRICALL LAYEER区，点击MODIFFY,在弹出的窗窗口中输入4，OK，OK。此时在TOP与BOT中间已经有有了两个新电电气图层，分分别给这两个个图层命名，并并设置图层类类型。    把INNERR LAYEER2命名为GND，并设定为CAM PLLANE，然后点击击右边的ASSIGGN分配网络，因因为这层是负负片的整张铜铜皮，所以分配配一个GND就可以，千千万不要分多多了网络！     把INNERR LAYEER3命名为POWER，并设定为SPLITT/MIXEED（因为有多多组电源，所所以要用到内内层分割），点点击ASSIGGN，把需要走走在内层的电电源网络分配配到右边的ASSOCCIATEDD窗口下（假假设分配三个个电源网络）。    下一步进行布线，把外层除了电源地以外的线路全部走完。电源地的网络则直接打孔即可自动连接到内层（小技巧，先暂时把POWER层的类型定义为CAM PLANE，这样凡是分配到内层的电源网络且打了过孔的线路系统都会认为已经连接，而自动取消鼠线）。待所有布线都完成以后即可进行内层分割。    第一步是给网络上色，以利于区分各个接点位置，按快捷键CTRL+SHIFT+N，指定网络颜色（过程略）。 然后把POWER层的图层属性改回SPLIT/MIXED，再点击DRAFTING-PLACE AREA，下一步即可绘制第一个电源网络的铺铜。1号网络（黄色）：第一个网络要铺满整个板面，然后指定为连接面积最大，数量最多的那个网络名称。 2号网络（绿色）：下面进行第二个网络，注意因为这一网络位于整个板子的中部，所以我们要在已经铺好的大铜面上切出一块来作为新的网络。还是点击 PLACE AREA，然后按照颜色指示绘制切割区域，当双击鼠标完成切割的时候，系统会自动出现当前所切割网络（1）与当前网络（2）的的区域隔离线（由于是用正片铺铜的方式做切割，所以不能象负片做切割那样用一条正性线来完成大铜面的分割）。同时分配该网络名称。 3号网络（红色）：下面第三个网络，由于此网络较靠近板边，所以我们还可以用另外一个命令来做。点击DRAFTING-AUTO PLANE SEPARATE，然后从板边开始画起，把需要的接点包围以后再回到板边，双击鼠标即可完成。同时也会自动出现隔离带，并弹出一个网络分配窗口，注意此窗口需要连续分配两个网络，一个是你刚刚切割出来的网络，一个是剩余区域的网络（会有高亮显示）。至此已基本完成成整个布线工工作，最后用用POUR MANAGGER-PLLANE CCONNECCT进行灌铜，即即可出现下图图的效果。ORCAD传递递分立器件Value值到PowerrPCB的方法借助PCBNaavigattor，ORCAD与PowerPPCB实现了很好好的同步操作作，但遗憾的的是器件的Value值不能传递递到PowerrPCB，给人的感感觉是ORCAD不如Powerrlogicc。经本人的摸索索，找到了一一种非常简单单的办法，可可以实现此功功能。1. 填写ORRCAD的封装，即Footpprint，此处必须须填PowerrPCB库中的Decal，而不是Part。2. 在Orccad的Projeect Maanagerr中启动PCBNaavigattor。在PCBNaavigattor中选择菜单PCBSetupp for PCB： 其中有一项项：Map “Valuees” to “PCB FFootprrint”这一项一定定不能勾选。 3. 按常规方方法用菜单PCBSend netliist too PADSS。在PowerPCB中将器件打散散，选择一个个元件看看。奇奇迹出现了：器件编号、Value值、封装一一个都不少。 PowerPCCB使用经验   PoweerPCB 目前已在我我所推广使用用，它的基本本使用技术已已有培训教材材进行了详细细的讲解，而而对于我所广广大电子应用用工程师来说说，其问题在在于已经熟练练掌握了PROTEEL之类的布线线工具之后，如如何转到PowerrPCB的应用上来来。所以，本本文就此类应应用和培训教教材上没有讲讲到，而我们们应用较多的的一些经验技技巧作了论述述。1.输入的规范范问题对于于大多数使用用过PROTEEL的人来说，刚刚开始使用PowerrPCB的时候，可能能会觉得PowerrPCB的限制太多多。因为PowerrPCB对原理图输输入和原理图图到PCB的规则传输输上是以保证证其正确性为为前提的。所所以，它的原原理图中没有有能够将一根根电气连线断断开的功能，也也不能随意将将一根电气连连线在某个位位置停止，它它要保证每一一根电气连线线都要有起始始管脚和终止止管脚，或是是接在软件提提供的连接器器上，以供不不同页面间的的信息传输。这这是它防止错错误发生的一一种手段，其其实，也是我我们应该遵守守的一种规范范化的原理图图输入方式。在PoweerPCB设计中，凡是是与原理图网网表不一致的的改动都要到到ECO方式下进行行，但它给用用户提供了OLE链接，可以将将原理图中的的修改传到PCB中，也可以以将PCB中的修改传传回原理图。这这样，既防止止了由于疏忽忽引起的错误误，又给真正正需要进行修修改提供了方方便。但是，要要注意的是，进进入ECO方式时要选选择“写ECO文件”选项，而只只有退出ECO方式，才会会进行写ECO文件操作。2.电源层和地地层的选择PowerrPCB中对电源层层和地层的设设置有两种选选择，CAM PPlane和Split/Mixed。Split/Mixedd主要用于多多个电源或地地共用一个层层的情况，但但只有一个电电源和地时也也可以用。它它的主要优点点是输出时的的图和光绘的的一致，便于于检查。而CAM Pllane用于单个的的电源或地，这这种方式是负负片输出，要要注意输出时时需加上第25层。第25层包含了地地电信息，主主要指电层的的焊盘要比正正常的焊盘大大20mill 左右的安全全距离，保证证金属化过孔孔之后，不会会有信号与地地电相连。这这就需要每个个焊盘都包含含有第25层的信息。而而我们自己建建库时往往会会忽略这个问问题，造成使使用 Spliit/Mixxed选项。3.推挤还是不不推挤PowerPPCB提供了一个很很好用的功能能就是自动推推挤。当我们们手动布线时时，印制板在在我们的完全全控制之下，打打开自动推挤挤的功能，会会感到非常的的方便。但是是如果在你完完成了预布线之后，要自动动布线时，最最好将预布好好的线固定住住，否则自动动布线时，软软件会认为此此线段可移动动，而将你的的工作完全推推翻，造成不不必要的损失失。4.定位孔的添添加我们们的印制板往往往需要加一一些安装定位位孔，但是对对于PowerrPCB来说，这就就属于与原理理图不一样的的器件摆放，需需要在ECO方式下进行行。但如果在在最后的检查查中，软件因因此而给出我我们许多的错错误，就不大大方便了。这这种情况可以以将定位孔器器件设为非ECO注册的的即可。在编辑器件件窗口下，选选中“编辑电气特特性”按钮，在该窗口口中，选中“普通”项，不选中“ECO注册”项。这样在在检查时，PowerrPCB不会认为这这个器件是需需要与网表比比较的，不会会出现不该有有的错误。5.添加新的电电源封装由于我们的的国际与美国国软件公司的的标准不太一一致，所以我我们尽量配备备了国际库供供大家使用。但但是电源和地地的新符号，必必须在软件自自带的库中添添加，否则它它不会认为你你建的符号是是电源。所以当我们们要建一个符符合国标的电电源符号时，需需要先打开现现有的电源符符号组，选择择“编辑电气连连接”按钮，点按“添加”按钮，输入入你新建的符符号的名字等等信息。然后后，再选中“编辑门封装”按钮，选中你你刚刚建立的的符号名，绘绘制出你需要要的形状，退退出绘图状态态，保存。这这个新的符号就可以以在原理图中中调出了。6.空脚的设置置我们用用的器件中，有有的管脚本身身就是空脚，标标志为NC。当我们建建库的时候，就就要注意，否否则标志为NC的管脚会连连在一起。这这是由于你在在建库时将NC管脚建在了“SINGAAL_PINNS”中，而PowerrPCB认为“SINGAAL_PINNS”中的管脚是是隐含的缺省省管脚，是有有用的管脚，如VCC和GND。所以，如果的NC管脚，必须将它们从“SINGAL_PINS”中删除掉，或者说，你根本无需理睬它，不用作任何特殊的定义。7.三极管的管管脚对照三极管的封封装变化很多多，当自己建建三极管的库时，我我们往往会发发现原理图的的网表传到PCB中后，与自自己希望的连连接不一致。这这个问题主要要还是出在建建库上。由于三极管管的管脚往往往用E，B，C来标志，所所以在创建自自己的三极管管库时，要在在“编辑电气连连接”窗口中选中“包括文字数数字管脚”复选框，这这时，“文字数字管管脚”标签被点亮亮，进入该标标签，将三极极管的相应管管脚改为字母母。这样，与与PCB封装对应连线线时会感到比比较便于识别别。8.表面贴器件件的预处理现在，由于于小型化的需需求，表面贴贴器件得到越越来越多的应应用。在布图图过程中，表表面贴器件的的处理很重要要，尤其是在在布多层板的的时候。因为为，表面贴器件只在一层上有有电气连接，不不象双列直插插器件在板子子上的放置是是通孔，所以以，当别的层层需要与表面面器件相连时时就要从表面面贴器件的管管脚上拉出一一条短线，打打孔，再与其其它器件连接接，这就是所所谓的扇入（FAN-IIN），扇出（FAN-OOUT）操作。如果需要的的话，我们应应该首先对表表面贴器件进进行扇入，扇扇出操作，然然后再进行布布线，这是因因为如果我们们只是在自动动布线的设置置文件中选择择了要作扇入入，扇出操作作，软件会在在布线的过程程中进行这项项操作，这时时，拉出的线线就会曲曲折折折，而且比比较长。所以以，我们可以以在布局完成成后，先进入入自动布线器器，在设置文文件中只选择择扇入，扇出操作，不选选择其它布线线选项，这样样从表面贴器器件拉出来的的线比较短，也也比较整齐。9.将板图加入入AUTOCCAD有有时我们需要要将印制板图图加入到结构构图中，这时时可以通过转转换工具将PCB文件转换成AUTOCCAD能够识别的的格式。在PCB绘图框中，选选中“文件”菜单中的“输出”菜单项，在在弹出的文件件输出窗口中中将保存类型型设为DXF文件，再保存存。你就可以以AUTOCCAD中打开个这这图了。当然，PAADS中有自动标标注功能，可可以对画好的的印制板进行行尺寸标注，自动显示出板框或定位孔的位置。要注意的是，标注结果在Drill-Drawing层要想在其它的输出图上加上标注，需要在输出时，特别加上这一层才行。10. PowwerPCBB与ViewDDraw的接口用ViewDDraw的原理图，可可以产生PowerrPCB的表，而PowerrPCB读入网表后后，一样可以以进行自动布布线等功能，而而且，PowerrPCB中有链接工工具，可以与与VIEWDDRAW的原理图动态态链接、修改改，保持电气气连接的一致致性。但是，由于于软件修改升级的版本本的差别，有有时两个软件件对器件名称称的定义不一一致，会造成成网表传输错错误。要避免免这种错误的的发生，最好好专门建一个个存放 ViewwDraw与PowerPCCB对应器件的的库，当然这这只是针对于于一部分不匹匹配的器件来来说的。可以以用PowerrPCB中的拷贝功功能，很方便便地将已存在在的 PoweerPCB中的其它库库里的元件封封装拷贝到这这个库中，存存成与VIEWDDRAW中相对应的的名字。11.生成光绘绘文件以以前，我们做做印制板时都都是将印制板板图拷在软盘盘上，直接给给制版厂。这这种做法保密密性差，而且且很烦琐，需需要给制版厂厂另写很详细细的说明文件件。现在，我我们用 PowerrPCB直接生产光光绘文件给厂厂家就可以了了。从光绘文文件的名字上上就可以看出出这是第几层层的走线，是是丝印还是阻阻焊，十分方方便，又安全全。转光绘文件步骤骤：A在PoowerPCCB的CAM输出窗口的DEVICCE SETTUP中将APERTTURE改为999。B转走线层层时，将文档档类型选为ROUTIING，然后在LAYER中选择板框框和你需要放放在这一层上上的东西。不不注意的是，转转走线时要将将LINE,TEXT去掉（除非非你要在线路路上做铜字）。C转阻焊时，将文档类型选为SOLD_MASK，在顶层阻焊中要将过孔选中。D转丝印时，将文档类型选为SILK SCREEN，其余参照步骤B和C。E转钻孔数据时，将文档类型选为NC DRILL，直接转换。注意：转光绘文件件时要先预览览一下，预览览中的图形就就是你要的光光绘输出的图图形，所以要要看仔细，以以防出错。有了对印制制板设计的经经验，如PowerrPCB的强大功能能，画复杂印印制板已不是是令人烦心的的事情了。值值得高兴的是是，我们现在在已经有了将将PROTEEL的PCB转换成PowerrPCB的工具，熟熟悉PROTEEL的广大科技技人员可以更更加方便的加加入到PowerrPCB绘图的行列列中来，更加加方便快捷地地绘制出满意意的印制板。差分阻抗-什么么是差分？翻译：Michhael QQiao     当你认为你你已经掌握了了PCB 走线的特征征阻抗Z0，紧接着一份份数据手册告告诉你去设计计一个特定的的差分阻抗。令令事情变得更更困难的是，它它说：“因为两根走走线之间的耦耦合可以降低低有效阻抗，使使用50的设计规则则来得到一个个大约80的差分阻抗抗！”这的确让人人感到困惑！    这篇文章向向你展示什么么是差分阻抗抗。除此之外外，还讨论了了为什么是这这样，并且向向你展示如何何正确地计算算它。单线：图1(a)演示了一个个典型的单根根走线。其特特征阻抗是Z0，其上流经的电流流为i。沿线任意意一点的电压压为V=Z0*i（ 根据欧姆定定律）。一般情况，线对对：图1(b)演示了一对对走线。线1 具有特征阻阻抗Z11，与上文文中Z0 一致，电流i1。线2具有类似的的定义。当我我们将线2 向线1 靠近时，线2 上的电流开开始以比例常常数k 耦合到线1 上。类似地地，线1 的电流i1 开始以同样样的比例常数数耦合到线2 上。每根走走线上任意一一点的电压，还还是根据欧姆姆定律，为：V1 = Z111*i1 + Z11*k*ii2                （1）V2 = Z222*i2 + Z22*k*i1现在我们定义Z12 = kk*Z11 以及Z21 =k*Z22。这样，式式（1）就可以写写成：V1 = Z111*i1 + Z122*i2                  （2）V2 = Z211*i1 + Z222*i2这是一对熟熟悉的联立方方程组，我们们可以经常在在教科书中看看到。这个方方程组可以一一般化到任意意数量的走线线，并且可以以用你们中大大部分人都熟熟悉的矩阵形形式来表示。 图1 各种走线的结构特殊情况，差分分对：图1(c)演示了一对对差分走线。重重写式1：V1 = Z111*i1 + Z111*k*i2                         （1）V2 = Z222*i2 + Z21*k*ii1现在注意在在仔细设计并并且是对称的的情况下，ZZ11 = ZZ22 = ZZ0，且i2 = -i1这将导致（经经过一些变换换）：V1 = Z0*i1*(1-kk)                                     （3）V2 = -ZZ0*i1*(1-kk)注意V1 = -VV2，当然，这这是我们已经经知道的，因因为这是一个个差分对。有效（差模）阻阻抗：电压V1 以地为参考考。线1 的有效阻抗抗（单独来看看，在差分对对中叫做“差模”阻抗，通常常叫做“单线”阻抗）为电压除除以电流，或或：Zodd = V1/i1 = Z0*(1-k)由上可知，因因Z0 = Z111 且k = ZZ12/Z11，上式可写成：Zodd = ZZ11 - ZZ12    这也是一个个在许多教科科书中都可以以看到的公式式。    为了防止反反射，正确的的端接方法是是用一个值为为Zodd 的电阻。类类似地，线2 的差模阻抗抗与此相同（在在对称差分对对的特定情形形下）。差分阻抗：假定定在某一瞬间间我们将两根根走线用电阻阻端接到地。因因为i1 = -ii2，所以根本本没有电流流流经地。也就就是说，没有有真正的理由由把电阻接地地。事实上，有有人认为，为为了将差分信信号和地噪声声隔离，一定定不能将它们们连接到地。因因此通常的连连接形式如图1(c)中所示，用用单个电阻连连接线1 与线2。电阻的值值是线1和线2 差模阻抗的和和，或：Zdiff = 2*Z0*(1-kk) 或2*(Z111 - Z122)这就是为什什么你经常看看到实际上一一个差分对具具有大约80的差分阻抗抗，而每个单单线阻抗是50。计算：知道Zddiff 是是2*(Z111-Z12)不是很有用用，因为Z12 的值并不直直观。但是，当当我们看到Z12与耦合系系数k 有关，事情情就变得清晰晰了。事实上上，耦合系数数与我在Brooksspeak 中关于串扰扰的专栏I中谈到的耦耦合系数是相相同的。国家家半导体发布布的计算Zdiff 的公式II已经被广广泛接受：ZZdiff = 2*Z00(1-.48*e-.966*S/H) 微带线Zdiff = 22*Z0(1-.3347*e-2.9*SS/H) 带状线其中的的术语在图2 中定义。Z0 为其传统定定义III。 图2 查分阻抗计计算中的术语语定义共模阻抗：为了了讨论完整起起见，共模阻阻抗与上面略略有不同。第第一个差别是是i1 = i2（没有负号号），这样式式3 就变成：V1 = Z0*i1*(1+kk)                    （4）V2 = Z0*i1*(1+kk)并且正如如所期望的，V1 = V2。因此单线线阻抗是Z0*(1+kk)。在共模情情况下，两根根线的端接电阻均接地地，所以流经经地的电流为为i1+i2 且这两个电电阻对器件表表现为并联。也也就是说，共共模阻抗是这这些电阻的并并联组合，或或：Zcommoon = (1/2)*Z0*(1+kk)，或Zcommoon = (1/2)*(Z11 + Z12)注意，这里里差分对的共共模阻抗大约约为差模阻抗抗的1/4。I "Crossstalkk, Parrt 2: How LLoud IIs It?" Broookspeeak, DDecembber, 11997.III 参考国家半半导体"Introoductiion too LVDSS"（第28-299 页），可以以从其官方网站上访问：。III 参考"PCB IImpedaance CControol, Foormulaas andd Resoourcess", Maarch, 1998, 第12页。公式为为：  本文发表在Prrintedd Circcuit DDesignn，一种Milleer Freeeman 的出版物，1998 年8 月. 19998 Milller FFreemaan, Innc. . 1998 UltraaCAD DDesignn Inc.翻译：Michhael QQiao    我们通常认认为信号以三三种模式沿电电路传播：单单端、差模或或共模。     单模是我们们最熟悉的。它它包括介于驱驱动器与接收收器之间的单单根导线或走走线。信号沿沿走线传播并并从地返回11。    差模包括介介于驱动器与与接收器的一一对走线（或或导线）。我我们一般认为为其中一根走走线传送正信信号而另一根根传送负信号号，并且大小小相等极性相相反，没有通通过地的返回回信号；信号号沿一根走线线前进并从另另外一根返回回。    共模信号通通常更难于理理解。既可以以包括单端走走线也可以包包括两个（可可能更多）差差分走线。同同样的信号沿沿走线以及返返回路径（地地）或者沿差差分对中的两两根走线流动。大部分人往往往对共模信号号不熟悉，因因为我们自己己从来不会故故意产生它们们。它们通常常是由从其它它（邻近或外外部）源耦合合进电路的噪噪声引起的。一一般来讲，结结果最好情况况是中性的，最最坏情况是具具有破坏性的的。共模信号号能够产生干干扰电路正常常运行的噪声声，并且是常常见的EMI 问题的来源源。优点：差分信号号相比单端信信号有一个显显著的缺点：需要两根走走线而不是一一根，或者两两倍的电路板板面积。但是是差分信号有有几个优点：§ 如果没有通过地地的返回信号号，地回路的的连续性相对对就变得不重重要了。因此此，假如我们们有一个模拟拟信号通过差差分对连接到到数字器件，就就无需担心跨跨越电源边界，平面不连续续等等问题。差差分器件的电电源分割也更更容易处理22。 § 差分电路在低压压信号的应用用中是非常有有益的。如果果信号电平非非常低，或者者如果信噪比比是个问题，那那么差分信号号可以有效地地倍增信号电电平（+v-(-v)=2vv）。差分信信号和差分放放大器通常用用于信号电平平非常低的系系统的输入级级。 § 差分接收器往往往对输入信号号电平的差敏敏感，但是常常常被设计为为对输入的共共模偏移不敏敏感。因此在在强噪声环境境中差分信号号往往比单端端信号有着更更好的性能。 § 相比单端信号（以以一个不太精精确的受电路路板其他位置置的噪声的干干扰的信号为为参考）差分分信号（彼此此互为参考）的的翻转时序可可以更精确地设定。差分分对的交叉点点定义得非常常精确（图1）。单端信信号位于逻辑辑1 和逻辑0 之间的交叉叉点受制于（举举例）噪声、噪噪声门限以及及门限检测问问题等等。  图1：逻辑电平平在差分信号号交叉点的精精确位置改变变状态 重要假设：差分分信号的一个个重要方面常常常被工程师师或者设计人人员忽略，甚甚至有时被误误解。我们从从两条广为人人知的规则开开始：（a）电流在一一个闭合的环环路内流动以以及（b）电流在环环路内处处相相等。    考虑差分对对的“正”走线。电流流沿走线流动动并且必须在在一个环路内内流动，通常常从地返回。另另外一根走线线中的负信号号也必须在一一个环路内流流动，通常也从地返回回。这很容易易明白如果我我们暂时想象象一个差分对对中的一根走走线上的电流流保持不变。另另一根走线中中的信号必须须从某个地方方返回，并且且很清楚返回回路径应该是是单端信号的的返回路径（地地）。我们说说差分对没有有通过地的返返回信号不是是因为不能，而而是因为返回回信号的确存存在并且大小小相等且极性性相反所以相相互抵销了（和和为零）。     这一点非常常重要。如果果从一个信号号（+i）返回的信信号严格等于于，且符号相相反，另一个个信号（-i），那么它它们的和（+i-i）为零，没没有电流从任任何地方流过过（特别是地地）。现在假假定信号并非非严格相等且且极性相反。设设一个为+i1 另一个为-i2。这里i1 和i2 的值近似但但是不等。返返回电流的和和为(i1-i2)。因为不是是零，这个增增加的电流必必须从某个地地方返回，推推测应该是地地。    你说什么？那么让我们们假定发送电电路发送一对对差分信号，严严格相等且极极性相反。再再假定他们在在路径的终点点仍然如此。但但是如果路径径长度不等会会如何呢？如如果（差分对对中的）一条条路径比另外外一条长，那那么信号在传传输到接收器器的阶段就不不再是严格相相等且极性相相反了（图2）。如果信信号在它们从从一个状态到到另一个状态态的转变过程程中不再是严严格相等且相相反，没有电电流流经地就就不再是正确确的了。如果果有流经地的的电流存在，那么电源完整性就一一定成为一个个问题，并且且可能EMI也会成为一一个问题。  图2：(-)走线比图1 中短，在红红色箭头所标标示出的范围围内差分信号号是大小相等等且极性相反反不再正确。从从而在这个时时间片内将有有流经电源系系统的电流。设计规则1：我我们处理差分分信号的第一一个规则是：走线必须等等长。    有人激烈地地反对这条规规则。通常他他们的争论的的基础包括了了信号时序。他他们详尽地指指出许多差分分电路可以容容忍差分信号两两个部分相当当的时序偏差差而仍然能够够可靠地进行行翻转。根据据使用的不同同的逻辑门系系列，可以容容忍500 mmil 的走线长度度偏差。并且且这些人们能能够将这些情况用器器件规范和信信号时序图非非常详尽地描描绘出来。问问题是，他们们没有抓住要要点！差分走走线必须等长长的原因与信信号时序几乎乎没有任何关关系。与之相相关的仅仅是是假定差分信信号是大小相相等且极性相相反的以及如如果这个假设设不成立将会会发生什么。将将会发生的是是：不受控的的地电流开始始流动，最好好情况是良性性的，最坏情情况将导致严严重的共模EMI问题。     因此，如果果你依赖这样样的假定，即即：差分信号号是大小相等等且极性相反反，并且因此此没有通过地地的电流，那那么这个假定定的一个必要要推论就是差差分信号对的的长度必须相相等。差分信信号与环路面面积：如果我我们的差分电电路处理的信信号有着较慢的上升升时间，高速速设计规则不不是问题。但但是，假设我我们正在处理理的信号有着着有较快的上上升时间，什什么样的额外外的问题开始始在差分线上上发生呢？     考虑一个设设计，一对差差分线从驱动动器到接收器器，跨越一个个平面。同时时假设走线长长度完全相等等，信号严格格大小相等且且极性相反。因因此，没有通通过地的返回回电流。但是是，尽管如此此，平面层上上存在一个感感应电流！     任何高速信信号都能够（并并且一定会）在在相邻电路（或者平平面）产生一一个耦合信号号。这种机制制与串扰的机机制完全相同同。这是由电电磁耦合，互互感耦合与互互容耦合的综综合效果，引引起的。因此此，如同单端端信号的返回回电流倾向于在直直接位于走线线下方的平面面上传播，差差分线也会在在其下方的平平面上产生一一个感应电流流。但这不是是返回电流。所所有的返回电电流已经抵消消了。因此，这这纯粹是平面面上的耦合噪噪声。问题是是，如果电流流必须在一个个环路中流动动，剩下来的的电流到哪里里去了呢？     记住，我们们有两根走线线，其信号大大小相等极性性相反。其中中一根走线在在平面一个方方向上耦合了了一个信号，另另一根在平面面另一个方向向上耦合了一一个信号。平平面上这两个耦合合电流大小相相等（假设其其它方面设计计得很好）。因因此电流完全全在