第五章半导体存储器课件.ppt

第五章半导体存储器第1页，此课件共70页哦5.1存储器概述一、存储器的分类存存储储器器是是计计算算机机系系统统中中用用来来存存储储信信息息的的部部件，它是计算机中的重要硬件资源。件，它是计算机中的重要硬件资源。从从存存储储程程序序式式的的冯冯.诺诺依依曼曼经经典典结结构构而而言言，没有存储器，就无法构成现代计算机。没有存储器，就无法构成现代计算机。1、按存取速度和在计算机系统中的地位分类两大类：内存（主存）和外存（辅存）两大类：内存（主存）和外存（辅存）第2页，此课件共70页哦内存：CPU可可以以通通过过系系统统总总线线直直接接访访问问的的存存储储器器，用用以以存存储储计计算算机机当当前前正正在在使使用用的的程程序序或或数数据据。内内存存要要有有与与CPU尽尽量量匹匹配配的的工工作作速速度度，容容量量较较小小，价价格格较较高高。内内存存由由顺顺序序编编址址的的存存储储单单元元构构成成，开开始始的的地地址址为为0；内内存存一一般般又又由由ROM和和RAM两部分组成。两部分组成。ROM常驻软件（如常驻软件（如BIOS）内存区；）内存区；RAM其余的内存区。其余的内存区。第3页，此课件共70页哦外存：用用来来存存放放相相对对来来说说不不经经常常使使用用的的程程序序或或者者数数据据或或者者需需要要长长期期保保存存的的信信息息。CPU需需要要使使用用这这些些信信息息时时，必必须须要要通通过过专专门门的的设设备备（如如磁磁盘盘，磁磁带带控控制制器器等等）把把信信息息成成批批的的传传送送至至内内存存来来（或或相相反反）外外存存只只与与内内存存交交换换信信息息，而而不不能能被被CPU直直接接访访问问。外外存存由由顺顺序序编址的编址的“块块”所组成。所组成。外外存存的的容容量量大大（海海量量存存储储器器），但但由由于于它它多多数数是是机机电装置所构成，所以工作速度较慢。电装置所构成，所以工作速度较慢。第4页，此课件共70页哦2、按存储介质分类：n磁芯存储器；磁芯存储器；n半导体存储器；半导体存储器；n磁表面存储器磁表面存储器n（如磁带，磁盘，磁鼓，磁卡等）；（如磁带，磁盘，磁鼓，磁卡等）；n光盘存储器（光盘存储器（CDROM）；）；n磁光式存储器（用磁光材料）；磁光式存储器（用磁光材料）；第5页，此课件共70页哦3、按存取方式分类：随机存储器（随机存储器（RAM）只读存储器（只读存储器（ROM）顺序存取存储器（顺序存取存储器（SAMSequentialAccessMemory），如磁带。），如磁带。直接存取存储器（直接存取存储器（DAMDirectAccessMemory），如光盘，磁盘。），如光盘，磁盘。第6页，此课件共70页哦二、存储器的性能指标1、存储容量：设地址线位数为p，数据线位数为q，则：编址单元总数为编址单元总数为位容量总数为位容量总数为*q2、存取速度：存取时间（存取时间（AccessTime）存取周期（存取周期（MemoryCycle）通常，存储周期通常，存储周期存取时间存取时间第7页，此课件共70页哦*存储系统的层次结构：应用需要：存存取取速速度度快快、存存储储容容量量大大、价价格格/位位低低。但但由由于于技技术术的的或或经经济济的的方方面面原原因因，存存储储器器的的这这些些特特性性往往往往是是相相互互矛矛盾盾、相相互互制制约的。用一种存储器很难同时满足这些要求。约的。用一种存储器很难同时满足这些要求。为为了了发发挥挥各各种种不不同同类类型型存存储储器器的的长长处处，避避开开其其弱弱点点，应应该该把把他他们们合合理理地地组组织织起起来来，这这就出现了存储系统层次结构的概念。就出现了存储系统层次结构的概念。第8页，此课件共70页哦n金字塔结构：第9页，此课件共70页哦可将整个存储系统看成三级：高速缓存高速缓存主存（内存）主存（内存）外存（辅存）外存（辅存）也可看成两个二级系统：高速缓存主存（一级）高速缓存主存（一级）主存外存（一级）主存外存（一级）请注意：这这两两个个二二级级存存储储系系统统各各自自的的基基本本功功能能是是不不相相同同的的；前者：提高前者：提高CPUCPU访问存储器的速度；访问存储器的速度；后者：弥补主存容量的不足。后者：弥补主存容量的不足。第10页，此课件共70页哦 另外，这两级存储系统的数据通路和控制方式也不相同：高速高速缓缓存主存的通路是：存主存的通路是：主存外存的通路是：主存外存的通路是：第11页，此课件共70页哦5.2常用存储器芯片n除除采采用用磁磁、光光原原理理的的辅辅存存外外，其其它它存存储储器器主主要要都都是是采采用用半半导导体体存存储器储器n本本章章介介绍绍采采用用半半导导体体存存储储器器及及其其组成主存的方法组成主存的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）第12页，此课件共70页哦5.2.1半导体存储器的分类n按制造工艺按制造工艺n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗大nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失n只读存储器只读存储器ROM：正常只读、：正常只读、断电不丢失断电不丢失详细分类，请看图示第13页，此课件共70页哦半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）详细展开，注意对比第14页，此课件共70页哦读写存储器RAM组成单元组成单元速度速度集成度集成度应用应用SRAM触发器触发器快快低低小容量系统小容量系统DRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失第15页，此课件共70页哦只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPROM：用用紫紫外外光光擦擦除除，擦擦除除后后可可编编程程；并允许用户多次擦除和编程并允许用户多次擦除和编程nEEPROM（E2PROM）：采采用用加加电电方方法法在在线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写nFlashMemory（闪闪存存）：能能够够快快速速擦擦写写的的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除第16页，此课件共70页哦5.2.2半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息地址译码电路地址译码电路n根根据据输输入入的的地地址址编编码码来来选选中中芯芯片片内内某某个个特特定的存储单元定的存储单元片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作第17页，此课件共70页哦存储体n每每个个存存储储单单元元具具有有一一个个唯唯一一的的地地址址，可可存存储储1位位（位位片片结结构构）或或多多位位（字字片片结构）二进制数据结构）二进制数据n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数M：芯片的：芯片的地址线根数地址线根数N：芯片的：芯片的数据线根数数据线根数示例示例第18页，此课件共70页哦地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码n单译码结构单译码结构n双译码结构双译码结构n双译码可简化芯片设计双译码可简化芯片设计n主要采用的译码结构主要采用的译码结构第19页，此课件共70页哦片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作n输出输出OE*n控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写写WE*n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线第20页，此课件共70页哦5.2.3随机存取存储器静态静态RAMSRAM2114SRAM6264动态动态RAMDRAM 4116DRAM 2164第21页，此课件共70页哦1静态RAMnSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）n每个存储单元具有一个地址每个存储单元具有一个地址第22页，此课件共70页哦SRAM芯片6264n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*功能功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第23页，此课件共70页哦2动态RAMnDRAM的的基基本本存存储储单单元元是是单单个个场场效效应应管管及及其极间电容其极间电容n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n需要需要8个存储芯片构成一个字节单元个存储芯片构成一个字节单元n每个字节存储单元具有一个地址每个字节存储单元具有一个地址第24页，此课件共70页哦5.2.4只读存储器EPROMEPROM2716EPROM2764EEPROMEEPROM 2717AEEPROM 2864A第25页，此课件共70页哦1EPROMn顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，用用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一一般般使使用用专专门门的的编编程程器器（烧烧写写器器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出出厂厂未未编编程程前前，每每个个基基本本存存储储单单元元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息0第26页，此课件共70页哦EPROM芯片2716n存储容量为存储容量为2K8n24个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE*/PGMn读写读写OE*n编程电压编程电压VPP功能功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第27页，此课件共70页哦EPROM芯片2764n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPP功能功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615第28页，此课件共70页哦EPROM芯片272561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VccVcc2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图第29页，此课件共70页哦2EEPROMn用用加加电电方方法法，进进行行在在线线（无无需需拔拔下下，直直接接在在电电路路中中）擦擦写写（擦擦除除和和编编程程一一次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线第30页，此课件共70页哦EEPROM芯片2817An存储容量为存储容量为2K8n28个个引脚：引脚：n11根地址线根地址线A10A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*n状态输出状态输出RDY/BUSY*功能功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615第31页，此课件共70页哦EEPROM芯片2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根根 数数 据据 线线 I/O7I/O0n片选片选CE*n读写读写OE*、WE*功能功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615第32页，此课件共70页哦5.3存储器与CPU的接口n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口第33页，此课件共70页哦5.3.1存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线存储芯片的地址线存储芯片的地址线存储芯片的片选端存储芯片的片选端存储芯片的读写控制线存储芯片的读写控制线第34页，此课件共70页哦1.存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”第35页，此课件共70页哦位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多多个个位位扩扩充充的的存存储储芯芯片片的的数数据据线线连连接于系统数据总线的不同位数接于系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”第36页，此课件共70页哦2.存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的低位地址总线相连的低位地址总线相连n寻寻址址时时，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的的，我我们们称称为为“片内译码片内译码”第37页，此课件共70页哦片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围（范围（16进制）进制）A9A0第38页，此课件共70页哦3.存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进进行行“地地址址扩扩充充”，需需要要利利用用存存储储芯芯片片的的片选端对多个存储芯片（组）进行寻址片选端对多个存储芯片（组）进行寻址n这这个个寻寻址址方方法法，主主要要通通过过将将存存储储芯芯片片的的片片选端与系统的高位地址线相关联来实现选端与系统的高位地址线相关联来实现n这这种种扩扩充充简简称称为为“地地址址扩扩充充”或或“字字扩扩充充”第39页，此课件共70页哦地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000第40页，此课件共70页哦片选端常有效A19A15A14A0全全0全全1D7D027256EPROMA14A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽虽简简单单易易行行、但但无无法法再再进进行行地地址址扩扩充，会出现充，会出现“地址重复地址重复”第41页，此课件共70页哦地址重复n一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象n原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意n使使用用地地址址：出出现现地地址址重重复复时时，常常选选取取其其中中既既好好用用、又又不不冲冲突突的的一一个个“可可用用地地址址”n例如：例如：00000H07FFFHn选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好第42页，此课件共70页哦译码和译码器n译译码码：将将某某个个特特定定的的“编编码码输输入入”翻译为唯一翻译为唯一“有效输出有效输出”的过程的过程n译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑n译码电路更多的是采用集成译码器译码电路更多的是采用集成译码器n常用的常用的2:4译码器译码器74LS139n常用的常用的3:8译码器译码器74LS138n常用的常用的4:16译码器译码器74LS154第43页，此课件共70页哦全译码n所所有有的的系系统统地地址址线线均均参参与与对对存存储储单单元元的的译码寻址译码寻址n包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（片片内内译译码码），高高位位地地址址线线对对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）n采采用用全全译译码码，每每个个存存储储单单元元的的地地址址都都是是唯一的，唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多示例示例第44页，此课件共70页哦全译码示例A15A14A13A16CBAE31382764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全100011100001110地址范围地址范围A12A0A19A18A17A16A15A14A13第45页，此课件共70页哦部分译码n只只有有部部分分（高高位位）地地址址线线参参与与对对存存储芯片的译码储芯片的译码n每每个个存存储储单单元元将将对对应应多多个个地地址址（地地址重复），需要选取一个可用地址址重复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费示例示例第46页，此课件共70页哦部分译码示例138A17A16A11A0A14A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19A15A14A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH第47页，此课件共70页哦线选译码n只只用用少少数数几几根根高高位位地地址址线线进进行行芯芯片片的的译译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用示例示例第48页，此课件共70页哦线选译码示例A14A12A0A13(1)2764(2)2764CECEA19A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记：A14 A1300的情况不能出现00000H01FFFH的地址不可使用第49页，此课件共70页哦片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最高位地址线最高位地址线n在在系系统统中中，主主要要与与地地址址发发生生联联系系：包包括括地地址址空空间间的的选选择择（接接系系统统的的IO/M*信信号号）和和高高位位地地址址的的译译码码选选择择（与与系系统统的的高高位位地地址线相关联）址线相关联）n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关闭闭内内部部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用第50页，此课件共70页哦4.存储芯片的读写控制n芯片芯片OE*与系统的读命令线相连与系统的读命令线相连n当当芯芯片片被被选选中中、且且读读命命令令有有效效时时，存储芯片将开放并驱动数据到总线存储芯片将开放并驱动数据到总线n芯片芯片WE*与系统的写命令线相连与系统的写命令线相连n当当芯芯片片被被选选中中、且且写写命命令令有有效效时时，允许总线数据写入存储芯片允许总线数据写入存储芯片第51页，此课件共70页哦5.3.2举例n例例1.用用译译码码法法连连接接容容量量为为64K*8的的存存储储器器，若若用用8K*8的的存存储储器器芯芯片片，共共需需多多少少片片?共共需需多多少少根根地地址址线线?其其中中几几根根作作字字选选线线?几几根根作作片片选选线线?试试用用74LSl38画画出出译译码码电电路路，并并标标出出其其输输出出线线的的选选址址范范围围。若若改改用用线线选选法法能能够够组组成成多多大大容容量量的的存存储储器器?试试写写出出各各线线选选线线的的选选址址范范围。围。第52页，此课件共70页哦第53页，此课件共70页哦A15A13其其3根地址线各选一片根地址线各选一片8K*8的存储器芯片，故仅能组的存储器芯片，故仅能组成容量为成容量为24K*8的存储器，的存储器，A15、A14和和A13所选芯片的地址范所选芯片的地址范围分别为：围分别为：6000H7FFFH、A000HBFFFH和和C000HDFFFH。A15A14A13A12A11 A10A9A8A7A6A5A4A3A2A1A01010000000000000101.1011111111111111地址范围：地址范围：A000HBFFFH第54页，此课件共70页哦5.3.2举例（续）n例例2.8K的的EPROM和和4K静态静态RAM的连接。的连接。方法方法1：译码器按大容量芯片连结：译码器按大容量芯片连结地址范围是：地址范围是：EPROM2732为为8000H8FFFH和和9000H9FFFH。静静态态RAM6116为为A000HA7FFH和和A800HAFFFH。第55页，此课件共70页哦方法2：译码器按小容量芯片连结第56页，此课件共70页哦方法3：线选法地址范围是：地址范围是：EPROM2732为为F000HFFFFH和和C000HCFFFH。静态静态RAM6116为为A000HA7FFH或或A800AFFFH和和6000H67FFH或或68006FFFH。第57页，此课件共70页哦方法3：线选法（续）地址范围是：地址范围是：2732为为0000H0FFFH和和3000H3FFFH；6116为为5000H57FFH或或5800H5FFFH和和9000H97FFH或或9800H9FPFH。第58页，此课件共70页哦5.3.3存储芯片与CPU的配合n n存存存存储储储储芯芯芯芯片片片片与与与与CPUCPU总总总总线线线线的的的的连连连连接接接接，还还还还有有有有两两两两个很重要的问题：个很重要的问题：个很重要的问题：个很重要的问题：n nCPUCPU的总线负载能力的总线负载能力的总线负载能力的总线负载能力nnCPUCPU能能能能否否否否带带带带动动动动总总总总线线线线上上上上包包包包括括括括存存存存储储储储器器器器在在在在内内内内的的的的连接器件连接器件连接器件连接器件n n存储芯片与存储芯片与存储芯片与存储芯片与CPUCPU总线时序的配合总线时序的配合总线时序的配合总线时序的配合nnCPUCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合能否与存储器的存取速度相配合能否与存储器的存取速度相配合第59页，此课件共70页哦1.总线驱动nCPU的总线驱动能力有限的总线驱动能力有限n单单向向传传送送的的地地址址和和控控制制总总线线，可可采采用用三三态态锁锁存存器器和和三三态态单单向向驱驱动动器器等等来加以锁存和驱动来加以锁存和驱动n双双向向传传送送的的数数据据总总线线，可可以以采采用用三三态双向驱动器来加以驱动态双向驱动器来加以驱动第60页，此课件共70页哦2.时序配合n分分析析存存储储器器的的存存取取速速度度是是否否满满足足CPU总线时序的要求总线时序的要求n如果不能满足：如果不能满足：n考虑更换芯片考虑更换芯片n总线周期中插入等待状态总线周期中插入等待状态TW切记：时序配合是连接中的难点第61页，此课件共70页哦第第5 5章教学要求章教学要求1.了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.掌握掌握SRAM、EPROM的引脚功能；的引脚功能；4.理理 解解 SRAM读读 写写 原原 理理、EPROM和和EEPROM工作方式工作方式第62页，此课件共70页哦第第5 5章教学要求章教学要求（续）（续）5.掌掌握握存存储储芯芯片片与与CPU连连接接的的方方法法，特别是片选端的处理；特别是片选端的处理；6.了了解解存存储储芯芯片片与与CPU连连接接的的总总线线驱动和时序配合问题。驱动和时序配合问题。习题（第习题（第198页）页）1、3、5第63页，此课件共70页哦