第5章时序逻辑电路PPT讲稿.ppt

第第5章章 时序逻辑电路时序逻辑电路第1页，共96页，编辑于2022年，星期一n n4.4.熟练掌握熟练掌握“反馈清零法反馈清零法”、“反馈置数法反馈置数法”、“进进位输出置数法位输出置数法”和和“级联法级联法”，利用中规模集成芯片构，利用中规模集成芯片构成任意进制计数器的方法。熟练掌握同步与异步归零逻辑成任意进制计数器的方法。熟练掌握同步与异步归零逻辑方面的差异，同步与异步置数逻辑方面的差异。方面的差异，同步与异步置数逻辑方面的差异。n n5.5.会运用中规模会运用中规模CMOSCMOS芯片实现指定逻辑功能的数字产品。芯片实现指定逻辑功能的数字产品。第2页，共96页，编辑于2022年，星期一5.1“教、学、做教、学、做”项目项目14：“多功多功能数字钟能数字钟”的设计的设计n n一、设计要求：一、设计要求：一、设计要求：一、设计要求：n n（1 1）用数码管显示小时、分、秒；）用数码管显示小时、分、秒；n n（2 2）计时准确度为每天误差不超过）计时准确度为每天误差不超过0.5s0.5s；n n（3 3）能快速校准时、分、秒；）能快速校准时、分、秒；n n（4 4）可整点报时，在离整点前）可整点报时，在离整点前10s10s时，便时，便n n自动发出鸣叫声，步长自动发出鸣叫声，步长1s1s，每隔，每隔1s1s鸣叫一次，鸣叫一次，n n前前4 4响是低音，后响是低音，后1 1响为高音，共鸣叫响为高音，共鸣叫5 5次，次，n n最后最后1 1响结束时间为整点。响结束时间为整点。n n（5 5）整点报时高音为）整点报时高音为1KHZ1KHZ。第3页，共96页，编辑于2022年，星期一n n 图图图图5.15.1 多功能数字钟的电路原理框图多功能数字钟的电路原理框图多功能数字钟的电路原理框图多功能数字钟的电路原理框图第4页，共96页，编辑于2022年，星期一n n二、设计思想及参考电路二、设计思想及参考电路n n1 1、设计思想。、设计思想。、设计思想。、设计思想。n n数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校数字钟一般由振荡器、分频器、计数器、译码显示器、校准电路、报时电路等几部分组成，这些都是数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应准电路、报时电路等几部分组成，这些都是数字电路中应用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图用广泛的基本电路，其电路原理框图如图5.15.1所示。石英晶所示。石英晶所示。石英晶所示。石英晶体振荡器产生的体振荡器产生的体振荡器产生的体振荡器产生的32768HZ32768HZ时标信号送到时标信号送到时标信号送到时标信号送到1515分频器，分频电分频器，分频电分频器，分频电分频器，分频电路将时标信号分成路将时标信号分成路将时标信号分成路将时标信号分成1HZ1HZ的方波信号，即的方波信号，即的方波信号，即的方波信号，即“秒秒秒秒”信号。信号。信号。信号。“秒秒秒秒”信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以信号送入计数器进行计数，并将累计的结果以“时时时时”、“分分分分”、“秒秒秒秒”的数字显示出来。的数字显示出来。的数字显示出来。的数字显示出来。“秒秒秒秒”的显示的显示的显示的显示由两级计数器和译码器组成的六十进制计数器电路来实现；由两级计数器和译码器组成的六十进制计数器电路来实现；由两级计数器和译码器组成的六十进制计数器电路来实现；由两级计数器和译码器组成的六十进制计数器电路来实现；“分分分分”的计数与译码显示电路与的计数与译码显示电路与的计数与译码显示电路与的计数与译码显示电路与“秒秒秒秒”电路相同；电路相同；电路相同；电路相同；“时时时时”的显示由两级计数器和译码显示器组成二十四进制的显示由两级计数器和译码显示器组成二十四进制的显示由两级计数器和译码显示器组成二十四进制的显示由两级计数器和译码显示器组成二十四进制电路来实现，所有的计时结果由电路来实现，所有的计时结果由电路来实现，所有的计时结果由电路来实现，所有的计时结果由6 6位数码管来显示。位数码管来显示。位数码管来显示。位数码管来显示。数字时钟参考电路如图数字时钟参考电路如图数字时钟参考电路如图数字时钟参考电路如图5.25.2所示。所示。所示。所示。第5页，共96页，编辑于2022年，星期一n n 图图图图5.25.2 数字时钟参考电路原理图数字时钟参考电路原理图数字时钟参考电路原理图数字时钟参考电路原理图第6页，共96页，编辑于2022年，星期一n n 图图图图5.35.3 晶体振荡电路晶体振荡电路晶体振荡电路晶体振荡电路第7页，共96页，编辑于2022年，星期一n n2 2、石英晶体振荡器。、石英晶体振荡器。、石英晶体振荡器。、石英晶体振荡器。n n振荡器是数字时钟的核心，用它产生标准频率信号，再由振荡器是数字时钟的核心，用它产生标准频率信号，再由分频器分成分频器分成“秒秒”时间脉冲，振荡器振荡频率的精度时间脉冲，振荡器振荡频率的精度与稳定度决定了时钟的准确度。振荡电路的原理图与稳定度决定了时钟的准确度。振荡电路的原理图如图如图5.35.3所示，它是由石英晶体、微调电容与反相器所示，它是由石英晶体、微调电容与反相器等元件组成。图中门等元件组成。图中门GG1 1、门、门GG2 2是反相器，门是反相器，门GG1 1用于振用于振荡，门荡，门GG2 2用于缓冲整形，反馈电阻用于缓冲整形，反馈电阻R RF F的作用是为反的作用是为反相器提供偏置，使其工作在放大状态。反馈电阻相器提供偏置，使其工作在放大状态。反馈电阻R RF F的值若选得太大，会使放大器偏置不稳定甚至不能正的值若选得太大，会使放大器偏置不稳定甚至不能正常工作；常工作；R RF F的值太小又会使反馈网络负担加重。图中的值太小又会使反馈网络负担加重。图中C C1 1是频率微调电容，一般取是频率微调电容，一般取5 535PF35PF。C C2 2是温度特性是温度特性校正电容，一般取校正电容，一般取202060PF60PF。电容。电容C C1 1、C C2 2和石英晶体构和石英晶体构成成 型网络，以控制振荡频率，并使输出输入移相型网络，以控制振荡频率，并使输出输入移相180180。石英晶体振荡器的振荡频率稳定，输出波形近似正石英晶体振荡器的振荡频率稳定，输出波形近似正弦波，可以运用反相器弦波，可以运用反相器GG2 2整形得到矩形脉冲输出。整形得到矩形脉冲输出。第8页，共96页，编辑于2022年，星期一n n3、分频电路。、分频电路。n n时间标准信号的频率很高，要想得到时间标准信号的频率很高，要想得到“秒秒”信号，需要信号，需要分频电路。目前多数石英晶体电子表的振荡频率分频电路。目前多数石英晶体电子表的振荡频率32768HZ32768HZ，用如图，用如图5.35.3所示的所示的CC4060CC4060组成的组成的1414级级2 2分频分频和和CC4013CC4013组成的一级组成的一级2 2分频后可得到分频后可得到1HZ1HZ的的“秒秒”脉冲脉冲信号。信号。1414位二进制计数器位二进制计数器CC4060CC4060和双和双DD触发器触发器CC4013CC4013。的引脚排列图如图。的引脚排列图如图5.45.4所示。所示。第9页，共96页，编辑于2022年，星期一n n 图图5.4 1414位二进制计数器位二进制计数器位二进制计数器位二进制计数器CC4060CC4060和双和双和双和双DD触发器触发器触发器触发器CC4013CC4013的引脚排列图的引脚排列图的引脚排列图的引脚排列图第10页，共96页，编辑于2022年，星期一n n(a)(a)用两片用两片用两片用两片74HC16074HC160构成构成构成构成;(b);(b)用一片用一片用一片用一片CC4518CC4518构成构成构成构成n n 图图图图5.55.5 六十进制计数器六十进制计数器六十进制计数器六十进制计数器第11页，共96页，编辑于2022年，星期一n n4 4、计数器。、计数器。、计数器。、计数器。n n 六十进制计数器。六十进制计数器的电路形式很多，六十进制计数器。六十进制计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组一般都是由一级十进制计数器和一级六进制计数器组成。用两块中规模集成芯片成。用两块中规模集成芯片74HC16074HC160按按“反馈清零法反馈清零法”串接而成的串接而成的“秒秒”计数器的十位和个位如图计数器的十位和个位如图5.5(a)5.5(a)所示，所示，输出脉冲除用于自身输出脉冲除用于自身“清零清零”外，同时还作为外，同时还作为“分分”计计数器的输入信号。在图数器的输入信号。在图5.5(b)5.5(b)中，中，1HZ1HZ的的“秒秒”脉冲信脉冲信号送到号送到CC4518CC4518的个位计数器的的个位计数器的CPCP端，个位计数器便端，个位计数器便对对CPCP信号计数，计信号计数，计1 1次为次为1s1s。当计数到。当计数到10s10s时，时，QQDD（即（即QQ3 3）在）在CPCP的作用下产生正跳变沿，请注意的作用下产生正跳变沿，请注意：“QQDD的的的的上升沿是不能作向十位进位的脉冲的，只有其下降沿才上升沿是不能作向十位进位的脉冲的，只有其下降沿才上升沿是不能作向十位进位的脉冲的，只有其下降沿才上升沿是不能作向十位进位的脉冲的，只有其下降沿才是满十进一的进位信号。正确的接法是将个位上的是满十进一的进位信号。正确的接法是将个位上的是满十进一的进位信号。正确的接法是将个位上的是满十进一的进位信号。正确的接法是将个位上的QQDD（即（即（即（即QQ3 3）接）接）接）接 十位十位十位十位 上的上的上的上的CTCT（即使能端），（即使能端），（即使能端），（即使能端），十位十位十位十位 上的上的上的上的CPCP接接接接GNDGND（地），而个位用（地），而个位用（地），而个位用（地），而个位用CPCP端或端或端或端或CTCT端接端接端接端接1HZ1HZ的的的的输入信号均可。输入信号均可。输入信号均可。输入信号均可。”第12页，共96页，编辑于2022年，星期一n n 二十四进制计数器。用二十四进制计数器。用2 2片片74HC16074HC160构成的二十四构成的二十四进制小时计数器如图进制小时计数器如图5.6(a)5.6(a)所示，用一片所示，用一片CC4518CC4518构成构成的二十四进制小时计数器如图的二十四进制小时计数器如图5.6(b)5.6(b)所示。所示。n n5、译码和显示电路。、译码和显示电路。译码电路采用译码译码电路采用译码/驱动器驱动器CC4511CC4511，其功能是将，其功能是将“时时”、“分分”、“秒秒”计数器中计数器中的计数状态（的计数状态（8421BCD8421BCD码）翻译成七段数码管能显示的码）翻译成七段数码管能显示的十进制数所要显示的电信号，然后经数码显示，将数字十进制数所要显示的电信号，然后经数码显示，将数字显示出来。译码、显示电路与计数器间的连接示意图如显示出来。译码、显示电路与计数器间的连接示意图如图图5.75.7所示。所示。第13页，共96页，编辑于2022年，星期一n n (a)(a)用用用用74HC16074HC160构成构成构成构成;(b);(b)用用用用CC4518CC4518构成构成构成构成 n n 图图图图5.65.6 二十四进制计数器二十四进制计数器二十四进制计数器二十四进制计数器第14页，共96页，编辑于2022年，星期一n n图图图图5.75.7 译码和显示电路译码和显示电路译码和显示电路译码和显示电路 ；图图图图5.85.8 带有消除抖动功带有消除抖动功带有消除抖动功带有消除抖动功 n n 能的校准电路能的校准电路能的校准电路能的校准电路第15页，共96页，编辑于2022年，星期一第16页，共96页，编辑于2022年，星期一n n图图图图5.95.9 用用用用3 3片片片片CC4518CC4518构成同步计数器的数字时钟构成同步计数器的数字时钟构成同步计数器的数字时钟构成同步计数器的数字时钟n n 参考电路参考电路参考电路参考电路第17页，共96页，编辑于2022年，星期一5.2 时序逻辑电路的分析和设计方法时序逻辑电路的分析和设计方法n n时序逻辑是指电路的输出状态，既与电路当前的输入时序逻辑是指电路的输出状态，既与电路当前的输入变量组合有关，还与前一刻电路的输出状态有关。它变量组合有关，还与前一刻电路的输出状态有关。它由组合逻辑电路和存储电路组成，其框图如图由组合逻辑电路和存储电路组成，其框图如图5.105.10所所示。在图示。在图5.105.10中，中，X X0 0 X Xi i为外部输入信号，为外部输入信号，Z ZOOZ Zn n为为时序电路对外输出信号，时序电路对外输出信号，Y Y1 1Y Yk k为触发器（存储电路）为触发器（存储电路）的激励信号，的激励信号，QQ1 1QQk k为触发器的输出，称为状态变为触发器的输出，称为状态变量。例如，如图量。例如，如图5.15.1所示的数字钟电路，其中译码所示的数字钟电路，其中译码/锁存锁存/驱动器为组合逻辑电路，时、分、秒三个计驱动器为组合逻辑电路，时、分、秒三个计数器为存储并计数电路。数器为存储并计数电路。第18页，共96页，编辑于2022年，星期一n n 图图5.105.10时序逻辑电路框图时序逻辑电路框图 n n时序电路按具体状态的改变方式不同，可分为同步时序电路按具体状态的改变方式不同，可分为同步时序电路和异步时序电路。时序电路和异步时序电路。同步时序电路同步时序电路同步时序电路同步时序电路是指各触发是指各触发器状态的变化受同一个时钟脉冲控制，而器状态的变化受同一个时钟脉冲控制，而异步时序异步时序异步时序异步时序电路电路电路电路中各触发器状态的变化不受同一个时钟脉冲控中各触发器状态的变化不受同一个时钟脉冲控制。同步时序逻辑电路按其输入与输出的关系不同，制。同步时序逻辑电路按其输入与输出的关系不同，可分为米里型和摩尔型两类。可分为米里型和摩尔型两类。米里型米里型时序电路的输时序电路的输出出 n n不仅与电路现态不仅与电路现态QQknkn 有关有关,还与电路当前的还与电路当前的输入变量输入变量X Xi i有关。有关。摩尔型摩尔型时序电路输出时序电路输出n n 只是只是现态现态QQknkn的函数，而与电路当前的输入变量的函数，而与电路当前的输入变量X Xi i无关。无关。第19页，共96页，编辑于2022年，星期一5.2.1 时序逻辑电路的分析方法时序逻辑电路的分析方法n n1.时序逻辑电路的分析步骤：时序逻辑电路的分析步骤：n n（1 1）对给定的时序逻辑电路写出每个触发器的时钟）对给定的时序逻辑电路写出每个触发器的时钟方程和驱动方程。可由电路输入端的连接关系直接写方程和驱动方程。可由电路输入端的连接关系直接写出。出。n n（2 2）求得状态方程和输出方程。将各触发器的驱动）求得状态方程和输出方程。将各触发器的驱动方程代入相应触发器的特性方程，即可求得各触发器方程代入相应触发器的特性方程，即可求得各触发器的状态方程；由电路输出端的连接关系直接得到输出的状态方程；由电路输出端的连接关系直接得到输出方程。方程。第20页，共96页，编辑于2022年，星期一n n（3 3）列出状态转换表。将电路的输入和现态的各种）列出状态转换表。将电路的输入和现态的各种可能取值，代入状态方程和输出方程，求出相应的可能取值，代入状态方程和输出方程，求出相应的次态和输出。计算时应注意状态方程有效时钟条件。次态和输出。计算时应注意状态方程有效时钟条件。n n（4 4）画出状态转换图及时序波形图。）画出状态转换图及时序波形图。n n（5 5）通过对状态转换图和时序图的分析，判断电路）通过对状态转换图和时序图的分析，判断电路的逻辑功能和特点，作简要的文字说明。的逻辑功能和特点，作简要的文字说明。第21页，共96页，编辑于2022年，星期一n n例例5.1 分析图分析图5.115.11所示时序电路的逻辑功能。所示时序电路的逻辑功能。n n 图图图图5.115.11 例例例例5.15.1逻辑电路图逻辑电路图逻辑电路图逻辑电路图 第22页，共96页，编辑于2022年，星期一n n解：解：1 1.写出方程式写出方程式写出方程式写出方程式n n（1 1）时钟方程：）时钟方程：CPCP0 0=CP=CP1 1=CP=CP2 2=CP =CP n n（2 2）驱动方程：）驱动方程：第23页，共96页，编辑于2022年，星期一第24页，共96页，编辑于2022年，星期一n n 表表表表5.15.1 例例例例5.15.1的状态表的状态表的状态表的状态表第25页，共96页，编辑于2022年，星期一5.2.2 时序逻辑电路的设计方法时序逻辑电路的设计方法n n1.1.时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。时序逻辑电路的设计步骤。n n根据要求实现的逻辑功能，求出满足此功能的最简单的时根据要求实现的逻辑功能，求出满足此功能的最简单的时序逻辑电路的过程，称为时序逻辑电路设计。一般步骤如序逻辑电路的过程，称为时序逻辑电路设计。一般步骤如下：下：n n（1 1）分析设计要求）分析设计要求，建立原始状态图或原始状态转换，建立原始状态图或原始状态转换表。首先分析给定的逻辑问题，确定输入、输出变量，表。首先分析给定的逻辑问题，确定输入、输出变量，并且定义其对应的意义；再设定电路的状态数，将电路并且定义其对应的意义；再设定电路的状态数，将电路的状态按顺序编号，然后按照题意画出原始状态图或原的状态按顺序编号，然后按照题意画出原始状态图或原始状态转换表。始状态转换表。n n（2 2）进行状态化简）进行状态化简，求出最简状态图。在原始状态，求出最简状态图。在原始状态图中，凡是输入相同输出也相同图中，凡是输入相同输出也相同,要转换的次态也要转换的次态也相同的状态，皆称为相同的状态，皆称为“等价状态等价状态”。状态化简就是。状态化简就是将多个等价状态合并，丢掉多余状态，从而得到将多个等价状态合并，丢掉多余状态，从而得到“最最简状态简状态”。第26页，共96页，编辑于2022年，星期一n n（3 3）状态分配。）状态分配。状态分配又叫做状态编码或状态赋状态分配又叫做状态编码或状态赋值。若最简状态图中状态数为值。若最简状态图中状态数为NN，则触发器的数目，则触发器的数目n n应满足关系：应满足关系：2 nN2 n-12 nN2 n-1 。一般情况下，可以从各。一般情况下，可以从各种不同分配方案中，选择最佳状态编码方案，可以种不同分配方案中，选择最佳状态编码方案，可以使设计电路最简单。使设计电路最简单。n n（4 4）选定触发器的类型）选定触发器的类型，求出时钟方程、输出方程、，求出时钟方程、输出方程、状态方程和驱动方程。可供选择的触发器有状态方程和驱动方程。可供选择的触发器有JKJK触发触发器、器、DD触发器。根据简化状态图及状态编码，可作触发器。根据简化状态图及状态编码，可作出电路次态和输出的卡诺图，并从卡诺图中分别求出电路次态和输出的卡诺图，并从卡诺图中分别求出电路状态方程和输出方程；再根据触发器类型，出电路状态方程和输出方程；再根据触发器类型，将状态方程转换为触发器特性方程的形式，便求得将状态方程转换为触发器特性方程的形式，便求得电路的驱动方程。电路的驱动方程。第27页，共96页，编辑于2022年，星期一n n（5 5）画逻辑电路图）画逻辑电路图。根据求出的时钟方程、驱动。根据求出的时钟方程、驱动方程、输出方程及选定触发器的类型，便可画出所方程、输出方程及选定触发器的类型，便可画出所要设计的逻辑电路图。要设计的逻辑电路图。n n（6 6）检查设计的电路能否自启动）检查设计的电路能否自启动。把无效状态代入。把无效状态代入电路检查，在时钟脉冲作用下能够进入有效循环，电路检查，在时钟脉冲作用下能够进入有效循环，则说明该电路有自启动能力。如果无效状态形成了则说明该电路有自启动能力。如果无效状态形成了循环，则说明该电路不能自启动，则应采取两种措循环，则说明该电路不能自启动，则应采取两种措施解决。一种是修改逻辑设计电路，另一种是通过施解决。一种是修改逻辑设计电路，另一种是通过预置数的方法，将电路的初始状态值置成有效状态预置数的方法，将电路的初始状态值置成有效状态之一。之一。第28页，共96页，编辑于2022年，星期一n n例例例例5.35.3 试设计一个同步六进制加法计数器试设计一个同步六进制加法计数器n n 第29页，共96页，编辑于2022年，星期一第30页，共96页，编辑于2022年，星期一第31页，共96页，编辑于2022年，星期一第32页，共96页，编辑于2022年，星期一5.3 同步计数器同步计数器n n按照按照CPCP脉冲的输入方式可分为脉冲的输入方式可分为同步同步计数器和计数器和异步异步计数计数器。按照计数规律可分为器。按照计数规律可分为加加法计数器，法计数器，减减法计数器法计数器和可逆计数器。按计数容量和可逆计数器。按计数容量NN又可划分为二进制计又可划分为二进制计数器和非二进制计数器，数器和非二进制计数器，n n代表计数器中有触发器代表计数器中有触发器的数，的数，NN代表计数过程中所经历的有效状态总数，代表计数过程中所经历的有效状态总数，又称为又称为“计数长度计数长度计数长度计数长度”。第33页，共96页，编辑于2022年，星期一n n5.3.15.3.1同步二进制计数器同步二进制计数器同步二进制计数器同步二进制计数器n n同同同同步步步步二二二二进进进进制制制制计计计计数数数数器器器器通通通通常常常常由由由由JKJK触触触触发发发发器器器器、DD触触触触发发发发器器器器和和和和门门门门电电电电路路路路组组组组成成成成，n n位位位位计计计计数数数数器器器器就就就就是是是是由由由由n n个个个个JKJK触触触触发发发发器器器器实实实实现现现现，其其其其连连连连接接接接规规规规律律律律如如如如表表表表5.65.6所所所所列列列列。各各各各个个个个触触触触发发发发器器器器在在在在输输输输入入入入CPCP脉脉脉脉冲冲冲冲的的的的同同同同一一一一时时时时刻刻刻刻触触触触发发发发，计计计计数数数数速速速速度度度度快快快快，不不不不会会会会出出出出现现现现因因因因触触触触发发发发器器器器翻翻翻翻转转转转时时时时刻刻刻刻不一致而产生的干扰信号。不一致而产生的干扰信号。不一致而产生的干扰信号。不一致而产生的干扰信号。第34页，共96页，编辑于2022年，星期一n n例例5.5试分析图试分析图5.165.16所示电路的逻辑功能所示电路的逻辑功能。n n 第35页，共96页，编辑于2022年，星期一第36页，共96页，编辑于2022年，星期一n n 表表表表5.75.7 例例例例5.55.5的状态转换表的状态转换表的状态转换表的状态转换表第37页，共96页，编辑于2022年，星期一n n 图图图图5.245.24 例例例例5.55.5的状态转换图的状态转换图的状态转换图的状态转换图n n 图图图图5.255.25 例例例例5.55.5的时序波形图的时序波形图的时序波形图的时序波形图第38页，共96页，编辑于2022年，星期一n n例例5.7 分析图5.29所示同步非二进制计数器的逻辑功能。n n 图图图图5.29 5.29 例例例例5.75.7同步非二进制计数电路同步非二进制计数电路同步非二进制计数电路同步非二进制计数电路第39页，共96页，编辑于2022年，星期一n n（4 4）结论：）结论：）结论：）结论：从图从图5.305.30中可以看出，计数器输出中可以看出，计数器输出QQ2 2QQ1 1QQ0 0共有共有000111000111八种状态，随着被计数时钟脉冲的增加，八种状态，随着被计数时钟脉冲的增加，输出输出QQ2 2QQ1 1QQ0 0会进行五个有效循环状态，其余的会进行五个有效循环状态，其余的101101、110110和和111111三个状态称为无效状态。此电路不论从哪一个状态三个状态称为无效状态。此电路不论从哪一个状态开始工作，在开始工作，在CPCP脉冲作用下触发器的输出部分进入有效脉冲作用下触发器的输出部分进入有效循环圈内，称此电路能自启动，故此电路称为具有自启动循环圈内，称此电路能自启动，故此电路称为具有自启动功能的同步五进制的加法计数器。功能的同步五进制的加法计数器。第40页，共96页，编辑于2022年，星期一n n 表表表表5.95.9例例例例5.75.7的状态转换表的状态转换表的状态转换表的状态转换表第41页，共96页，编辑于2022年，星期一第42页，共96页，编辑于2022年，星期一n n例：例：例：例：5.85.8 试分析图试分析图5.325.32所示集成芯片所示集成芯片CC4017CC4017电路的逻辑功电路的逻辑功能。能。n n图图图图5.325.32 同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器同步十进制加法计数器CC4017CC4017的逻辑电路图的逻辑电路图的逻辑电路图的逻辑电路图第43页，共96页，编辑于2022年，星期一n n解解解解：（：（：（：（1 1）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，状态方程）时钟方程，驱动方程，状态方程分别为：分别为：CPCP0 0=CP=CP1 1=CP=CP2 2=CP=CP3 3=CP=CP第44页，共96页，编辑于2022年，星期一第45页，共96页，编辑于2022年，星期一 表表5.105.10例例5.85.8状态转换表状态转换表第46页，共96页，编辑于2022年，星期一n n5.3.35.3.3 集成同步计数器集成同步计数器集成同步计数器集成同步计数器 n n集成计数器是厂家生产的通用芯片，其函数关系已经固定，集成计数器是厂家生产的通用芯片，其函数关系已经固定，状态分配编码不能改变，所以，在用集成计数构成状态分配编码不能改变，所以，在用集成计数构成NN进制进制计数器，往往利用清零端或置数端，让电路跳过某些状态计数器，往往利用清零端或置数端，让电路跳过某些状态来获得来获得NN进制计数器。在集成电路手册中由功能表很容易进制计数器。在集成电路手册中由功能表很容易知道集成计数器的清零和置数方式。例如：清零和置数均知道集成计数器的清零和置数方式。例如：清零和置数均“同步方式同步方式同步方式同步方式”的有的有1616进制加法计数器进制加法计数器CC40163CC40163；十进；十进制加法计数器制加法计数器CC40162CC40162；十进制同步可逆计数器；十进制同步可逆计数器CC40192CC40192，1616进制可逆计数器进制可逆计数器CC40193CC40193；清零采用；清零采用异步方异步方异步方异步方式式式式，置数采用，置数采用同步方式同步方式同步方式同步方式的的1616进制同步加法计数器进制同步加法计数器CC40161CC40161，十进制同步加法计数器，十进制同步加法计数器CC40160CC40160；还有；还有CC4518CC4518，CC4520CC4520也具有同步计数功能。也具有同步计数功能。第47页，共96页，编辑于2022年，星期一n n 图图图图5.355.35 CC40160/40161CC40160/40161引脚排列图引脚排列图引脚排列图引脚排列图n nCC40160/40161CC40160/40161是一种同步二进制加法集成计数器，是一种同步二进制加法集成计数器，是一种同步二进制加法集成计数器，是一种同步二进制加法集成计数器，共引脚端排列如图共引脚端排列如图共引脚端排列如图共引脚端排列如图5.355.35所示，逻辑功能表如表所示，逻辑功能表如表所示，逻辑功能表如表所示，逻辑功能表如表5.115.11所示。所示。所示。所示。第48页，共96页，编辑于2022年，星期一n n表表表表5.115.11 CC40160/40161 CC40160/40161逻辑功能表逻辑功能表逻辑功能表逻辑功能表n n2 2、集成计数器、集成计数器、集成计数器、集成计数器CC40160/40161CC40160/40161构成构成构成构成NN进制计数器。进制计数器。进制计数器。进制计数器。n n方法一方法一方法一方法一：反馈置零法：反馈置零法：反馈置零法：反馈置零法利用利用利用利用CC40161CC40161异步清零端的功能来构成异步清零端的功能来构成异步清零端的功能来构成异步清零端的功能来构成任意任意任意任意NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。n n方法二方法二方法二方法二：反馈预置数法：反馈预置数法：反馈预置数法：反馈预置数法利用利用利用利用CC40161CC40161同步并行置数端来构成同步并行置数端来构成同步并行置数端来构成同步并行置数端来构成任意任意任意任意NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。n n方法三方法三方法三方法三：进位输出置数法：进位输出置数法：进位输出置数法：进位输出置数法利用进位输出端利用进位输出端利用进位输出端利用进位输出端COCO的进位输出，使计的进位输出，使计的进位输出，使计的进位输出，使计数器置入数据，来构成任何数器置入数据，来构成任何数器置入数据，来构成任何数器置入数据，来构成任何NN进制计数器的方法。进制计数器的方法。进制计数器的方法。进制计数器的方法。第49页，共96页，编辑于2022年，星期一n n例例例例5.95.9 试用试用CC40161CC40161集成芯片，分别采用集成芯片，分别采用“反馈清零反馈清零”法，法，“反馈预置数反馈预置数”法和法和“进位输出置数进位输出置数”法构成一法构成一个个1010进制计数器。进制计数器。n n 图图图图5.365.36 例例例例5.95.9用用用用CC40161CC40161构成的构成的构成的构成的1010进制计数器进制计数器进制计数器进制计数器第50页，共96页，编辑于2022年，星期一n n解解解解：（1 1）用反馈清零（异步清零）法方案实现）用反馈清零（异步清零）法方案实现第51页，共96页，编辑于2022年，星期一n n例例例例5.105.10 试用两片试用两片CC40161CC40161集成芯片构成集成芯片构成N1=60N1=60的的“分分钟钟”计数器，计数器，N2=24N2=24的的“小时小时”计数器。计数器。第52页，共96页，编辑于2022年，星期一第53页，共96页，编辑于2022年，星期一n n图图图图5.385.38（C C）二片二片二片二片CC40161CC40161级联构成二十四进制级联构成二十四进制级联构成二十四进制级联构成二十四进制n n “小时小时小时小时”计数器计数器计数器计数器第54页，共96页，编辑于2022年，星期一5.4 异步计数器异步计数器n n5.4.1异步计数器分析异步计数器分析(异步计数器的重要特点是它异步计数器的重要特点是它的各位触发器并非同时翻转的各位触发器并非同时翻转)n n例例例例5.115.11 试分析图试分析图5.395.39所示电路的逻辑功能。所示电路的逻辑功能。n n 图图图图5.395.39例例例例5.115.11的逻辑电路的逻辑电路的逻辑电路的逻辑电路第55页，共96页，编辑于2022年，星期一n n解解：（：（：（：（1 1）时钟方程）时钟方程）时钟方程）时钟方程：n nCPCP0 0=CP=CP2 2=CP CP=CP CP1 1=Q=Q0 0n nn n(3)(3)状态转换表状态转换表状态转换表状态转换表、状态转换图状态转换图状态转换图状态转换图和和时序波形图时序波形图时序波形图时序波形图分别如表分别如表5.125.12、图、图5.40(a)5.40(a)、(b)(b)所示。从图所示。从图5.40(a)5.40(a)可知，图可知，图5.395.39所示电路是异步五进制加法计数器，而且能够自启所示电路是异步五进制加法计数器，而且能够自启动。动。第56页，共96页，编辑于2022年，星期一n n从例从例5.115.11可以看出异步二进制计数器的特点：可以看出异步二进制计数器的特点：n n电路组成简单，连接线少，电路一般由电路组成简单，连接线少，电路一般由T T 型触发器型触发器（J=K=1J=K=1），组成级间连接方式，依触发器的触发沿），组成级间连接方式，依触发器的触发沿而定。可见异步计数器的优点是连接规律简单，见表而定。可见异步计数器的优点是连接规律简单，见表5.135.13所列。所列。n n 由于异步计数器的计数脉冲不是同时加到所有触发由于异步计数器的计数脉冲不是同时加到所有触发器的器的CPCP端，各触发器的翻转时间依秩延迟，因而工作端，各触发器的翻转时间依秩延迟，因而工作速度慢。由于在计数过程中存在过渡状态，容易出现因速度慢。由于在计数过程中存在过渡状态，容易出现因计数器先后翻转而产生干扰脉冲，造成计数错误，这是计数器先后翻转而产生干扰脉冲，造成计数错误，这是异步计数器的缺点。异步计数器的缺点。第57页，共96页，编辑于2022年，星期一n n 表表表表5.125.12例例例例5.115.11状态转表状态转表状态转表状态转表第58页，共96页，编辑于2022年，星期一n n表表表表5.135.13 异步计数器级间连接规律异步计数器级间连接规律异步计数器级间连接规律异步计数器级间连接规律n n5.4.25.4.2 集成异步计数器集成异步计数器集成异步计数器集成异步计数器n n常常常常 用用用用 的的的的 集集集集 成成成成 异异异异 步步步步 计计计计 数数数数 器器器器 CMOSCMOS芯芯芯芯 片片片片 有有有有 CC74HC92CC74HC92，CC74HC93CC74HC93，CC74HC90CC74HC90。TTLTTL芯芯芯芯片片片片有有有有74LS19174LS191、74LS19674LS196、74LS29074LS290、74LS29374LS293等。等。等。等。第59页，共96页，编辑于2022年，星期一n n 图图图图5.415.41 集成异步计数芯片集成异步计数芯片集成异步计数芯片集成异步计数芯片CC74HC90CC74HC90 第60页，共96页，编辑于2022年，星期一n n 图图图图5.425.42 CC74HC90 CC74HC90逻辑电路图逻辑电路图逻辑电路图逻辑电路图第61页，共96页，编辑于2022年，星期一n n 表表表表5.145.14 CC74HC90 CC74HC90逻辑功能逻辑功能逻辑功能逻辑功能 第62页，共96页，编辑于2022年，星期一第63页，共96页，编辑于2022年，星期一n n3 3、用两片、用两片、用两片、用两片CC74HC90CC74HC90集成芯片级联构成多位任意进制计集成芯片级联构成多位任意进制计集成芯片级联构成多位任意进制计集成芯片级联构成多位任意进制计数器。数器。数器。数器。第64页，共96页，编辑于2022年，星期一5.5 寄存器寄存器n n具有暂时存储二进制数据功能的电路称为具有暂时存储二进制数据功能的电路称为“寄存器寄存器”。按其功能特点可分成数据寄存器和移位寄存器两大按其功能特点可分成数据寄存器和移位寄存器两大类。类。数据寄存器数据寄存器数据寄存器数据寄存器的功能是接收，存储和输出数据，的功能是接收，存储和输出数据，主要由触发器的控制门组成。主要由触发器的控制门组成。NN个触发器可以储存个触发器可以储存n n位二进制数据。数据寄存器又称为数据缓冲存储器位二进制数据。数据寄存器又称为数据缓冲存储器或数据锁存器，按其接收数的方式又划要