2022年《计算机组成原理》课后习题答案.docx

名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆第1章 运算机组成原理 考试大纲第一章 运算机体系结构和运算机组成 冯；诺伊曼体系的特点 Amdahl 定律 其次章 数制和数制转换 各种码制的表示和转换 浮点数的表示 补码加减法 布思算法 浮点数的加减法 海明码的运算 练习： 5,6,7, 8,10 1、已知 X=19, Y=35,用布思算法运算 X× Y 和 X× -Y ；2、使用 IEEE 754 标准格式表示以下浮点数：-5 ,-1.5 ,1/16 ,-6 ,384,-1/32 ；3、已知 X=-0.1000101× 2-111,Y=0.0001010× 2-100；试运算 X+Y,X-Y,X× Y 和 X/Y；4、某浮点数字长 12 位,其中阶符 1 位,阶码数值 3 位,尾符 1 位,尾数数值 7 位,阶码和尾数均 用补码表示；它所能表示的最大正数是多少？最小规格化正数是多少？肯定值最大的负数是多少？5、求有效信息位为01101110 的海明码校验码；第三章 练习： 5 说明以下概念：PROM,EPROM,E2PROM,Flash memory , FPGA,SRAM和 DRAM；第四章 总线的分类 总线操作周期的四个传输阶段 总线仲裁的概念及其分类 异步通信方式的种类 总线的最大传输率第五章 储备器的分类 储备容量的扩展 RAID的概念、特点以及分类 Cache 的地址映射 Cache 的写策略 Cache 的性能分析 3C 练习： 4,5,7 1一个容量为16K× 32 位的储备器,其地址线和数据线的总和是多少.用以下储备芯片时,各需要多少片. 1K× 4 位,2K× 8 位,4K× 4 位,16K× l位,4K× 8 位,8K× 8 位2现有 1024× l 的储备芯片,如用它组成容量为 16K× 8 的储备器； 1 实现该储备器所需的芯片数量 . 2 如将这些芯片分装在如干块板上,每块板的容量为 4K× 8,该储备器所需的地址线总数是多少 .细心整理归纳 精选学习资料 第 1 页,共 9 页 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆几位用于选片 .几位用作片内地址 . 3 画出各芯片的连接规律图；3设某机主存容量为 4MB,Cache 容量为 16KB,每块包含 8 个字,每字 32 位,设计一个 4 路组相联映射 即 Cache 每组内共有 4 个块 的 Cache 组织,要求： 1 画出主存地址字段中各段的位数； 3 如 Cache 的速度是主存的 6 倍,试问有 Cache 和无 Cache 相比,速度提高多少倍 . 第六章I/O 端口的编址方式中断处理的步骤第七章MAR,MBR,PC,IR 指令周期的概念,完整的周期包括哪些Pentium 处理器中的标志寄存器第八章操作码和地址码扩展操作码技术大端和小端寻址技术中缀和后缀表达式RISC和 CISC 的比较MMX指令,回绕运算和饱和运算习题 1,2,4,5,6 1、有可能设计出一种 12 位长的指令格式对以下指令进行编码吗？其中每个寄存器需要 3 位编码；a. 4 条 3 寄存器指令b. 255 条单寄存器指令c. 16 条 0 寄存器指令2、某机指令字长 16 位,每个操作数的地址码为 6 位,指令分为零地址、 一地址、 二地址三种格式；如两地址指令有 K 种,零地址指令有 L 种,就一地址指令最多有几种？4、一台处理机具有如下指令格式：位位位位k 字；X OP 源寄存器目的寄存器地址格式说明有位通用寄存器（长度16 位）,X 指定寻址模式,主存实际容量为1 假设不用通用寄存器也能直接拜访主存中的每一个单元,请问地址码域应安排多少位？指令字长度应有多少位？2 假设 X=11 时,指定的那个通用寄存器用做基值寄存器,请提出一个硬件设计规划,使得被指定的通用寄存器能拜访 1M 主存空间中的每一个单元；5、请将下面的中缀表达式转换成逆波兰表达式；a. A+B+C+D-E b. A-B C+D+E c. A×B+C ×D+E d. A-B C-D×E/F/G H 6、请将下面的逆波兰表达式转换成中缀表达式；a. AB-C+D ×b. AB/CD/+ c. ABCDE+ ××/ d. ABCDE× F/+G - H/× +第九章掌握器的功能掌握器的组成部件细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 2 页,共 9 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆 微操作命令分析 输入掌握信号和输出掌握信号 硬布线掌握器的结构 微程序掌握器的组成部件 固件的概念 微指令的格式 习题 3 1.假定某掌握储备器是 24 位宽；微指令格式的掌握部分分成两个字段；一个 13 位的微操作字段用来指 定将要完成的微操作,一个地址挑选字段用来指明能引起微指令转移的 8 种条件；1）地址挑选字段有多少位 . . 2）地址字段有多少位 3）掌握储备器容量有多大 . 第十章 同时性和并发性 并行运算机体系结构的分类 流水线及其性能指标 UMA的主要特点 题型：填空（ 10*2 ）挑选（ 10*1 ）简答（ 4*5 ）综合（ 5*10 ）第2章 课后习题解答其次章习题2设机器字长为8 位（含一位字符位在内） ,写出对应以下各真值的原码、反码和补码： -1011010B ,-87,168 解：原码-1011010B-871681,101 1010 1,101 0111 - 反码1,010 0101 1,010 1000 - 补码1,010 0110 1,010 1001 - 原码：最高位为符号位,数值部分是真值的肯定值；反码：正数的反码与原码相同；负数的反码符号位不变,数值部分各位取反；补码：正数的反码与原码相同；负数的补码符号位不变,数值部分各位取反后再加 1；由于 8 位有符号的数表示范畴：-128127 ,所以 168 溢出；4已知 X=-66,Y=99；设机器字长为 8 位,用补码运算规章运算 X+Y和 X-Y；解： X 原=1,100 0010 X 补=1,011 1110 Y 原=0,110 0011 Y 补=0,110 0011 -Y 补=1,001 1101 X+Y 补=X 补+Y 补=1,011 1110 + 0,110 0011=00,010 0001 X-Y 补=X 补+-Y 补=1,011 1110 + 1,001 1101=10,101 1011（溢出）5已知 X=19,Y=35,用布思算法运算 X Y 和 X -Y ；解：无符号数乘法的规章：Q0=1:A<-A+M, 然后 C,A,Q 右移n 位存放在帮助寄存器A 中,乘积的低n Q0=0:C,A,Q 直接右移其中, C为进位标识符；帮助寄存器A 的初始值为0；乘积的高位存放在寄存器Q中；移位时C标识符用 0 扩展； 第 3 页,共 9 页 X原=010011 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆Y原=100011 100011 的运算过程和结果：A Qn-1 Q1Q Q0M X Y=010011C 初值0 000000 10001 1 010011 A<-（A+M）0 010011 10001 1 C,A,Q 右移0 001001 11000 1 A<-（A+M）0 011100 11000 1 C,A,Q 右移0 001110 01100 0 C,A,Q 右移0 000111 00110 0 C,A,Q 右移0 000011 10011 0 C,A,Q 右移0 000001 11001 1 A<-（A+M）0 010100 11001 1 C,A,Q 右移0 001010 01100 1 结果为： 001010011001B=665 有符号数乘法的规章：Q0Q-1=01：A<-A+M,A,Q,Q-1 算术右移 Q 0Q-1=10：A<-A-M,A,Q,Q -1 算术右移Q0Q-1=00 或 11：A,Q,Q-1 算术右移其中,帮助寄存器A,Q-1 的初始值为0；乘积的高n 位存放在帮助寄存器A 中,乘积的低n 位存放在寄存器 Q中；移位使用算术移位,高位采纳符合扩展；X补=0,010011 1011101 的运算过程和结果：Q Q-1M 第 4 页,共 9 页 -X补=1,101101 -Y补=1,011101 X -Y=0010011A 初值0000000 1011101 0 0010011 A<-（A-M）1101101 1011101 0 A,Q,Q-1 右 移1110110 1101110 1 A<-（A+M）0001001 1101110 1 A,Q,Q-1 右 移0000100 1110111 0 A<-（A-M）1110001 1110111 0 A,Q,Q-1 右 移1111000 1111011 1 A,Q,Q -1 右 移1111100 0111101 1 A,Q,Q -1 右 移1111110 0011110 1 A<-（A+M）0010001 0011110 1 A,Q,Q-1 右0001000 1001111 0 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆 移A<-（A-M）1110101 1001111 0 A,Q,Q -1 右1111010 1100111 1 移结果为： 11,110101100111B=-665 6使用 IEEE 754 标准格式表示浮点数：-5 ,-1.5 ,1/16 ,-6 ,384,1/32 ；解：最高位表示尾符；后续 k 位表示阶码,在原数基础上加偏移值 2 k-1 -1 ；尾数为纯小数表示时,小数点 后面的值；-5=-101B=-1.01210-100尾符 1 位阶码 8 位尾数 23 位1 1000 0001 01 -1.5=-1.1B=-1.10 2尾符 1 位阶码 8 位尾数 23 位1 0111 1111 10 1/16=2-4 =1.02-100尾符 1 位阶码 8 位尾数 23 位0 0111 1011 00 -6=-110B=-1.1210尾符 1 位阶码 8 位尾数 23 位1 1000 0001 10 384=1 1000 0000=1.11000 2尾符 1 位阶码 8 位尾数 23 位0 1000 0111 10 1/32=2-5 =-1.0-101 2尾符 1 位阶码 8 位尾数 23 位1 0111 1010 00 7已知 X= -0.1000101*2-111,Y= 0.0001010*2-100 ；试运算 X+Y,X-Y,X*Y,X/Y ；解：对阶操作：阶差为-100- （-111 ）=011,将 X 的尾数右移3 位,得 X= -0.0001000*2将 X 和 Y 的尾数相加得：0.0000010 所以, X+Y = 0.0000010*2-100=0.1*2-1001将 X 和 Y 的尾数相减得 -0.0010010 所以, X-Y=-0.0010010*2-100=-0.1001*2-110 X=-0.1000101*2-111,Y=0.1010000*2-111阶码相加得： -111+（ -111 ）=-1110 尾数相乘： -0.1000101*0.101000=1.1000101*0.101000=-0.01010110010000 所以, X*Y=-0.0101011*2-1110=-0.101011*2-1111阶码相减得： -111- （ -111 ）=0 尾数相除： -0.1000101/0.1010000=-0.1101110 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 5 页,共 9 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆所以, X/Y= -0.110111*20H3,H 5,H7,H9,H 11二进10. 求有效信息位为 0110 1110 的汉明码校验码；解：海明码 Ci 排放在第 2 i 位,数据位依次从低到高的次序填在剩余的空格里；其中,制编码的最低位都包含1,可以确定C1；H3,H 6,H 7,H 10,H11 二进制编码的倒数第2 位都包含1,可以确定C2；其余类推；排列位置 H H12H11H10H9H8H7H6H5H4H3H2H1数据位 D D8D7D6D5D4D3D2C3D1C2C1海明码 C C4C1=H1=H3H5H7H9H11=01101=1 C2=H2=H3H6H7H10H11=01111=0 C3=H4=H5H6H7H12=1110=1 C4=H8=H9H10H11H12=0110=0 汉明码为： 0101 第三章习题 5. 说明以下概念：PROM,EPROM,E 2PROM,Flash Memory,FPGA,SRAM和 DRAM 解： PROM 可编程只读储备器 EPROM 可擦除可编程只读储备器 E 2PROM 电可擦除可编程只读储备器 Flash Memory 快闪储备器 FPGA 现场可编程规律阵列 SRAM 静态随机存取储备器 DRAM 动态随机存取储备器第四章习题 2. 什么是总线仲裁？常见的总线仲裁方式有哪些？解：系统中多个设备或模块可能同时申请对总线的使用权,为防止产生总线冲突,需由总线仲裁机构合理地掌握和治理系统中需要占用总线的申请者,在多个申请者同时提出总线恳求时,以肯定的优先算法仲裁 哪个应获得对总线的使用权；总线判优掌握根据仲裁掌握机构的设置可分为集中掌握和分散掌握两种；其中就集中掌握而言,常用的总线仲裁方式有：菊花链仲裁、二维仲裁、同步通信方式、异步通信方式和半同步 通信方式；3. 试比较同步通信和异步通信；解：异步通信和同步通信的比较（1）异步通信简洁,双方时钟可答应肯定误差；同步通信较复杂,双方时钟的答应误差较小；（2）异步通信只适用于点<-> 点,同步通信可用于点<-> 多；（3）通信效率：异步通信低,同步通信高；第五章习题4一个容量为16K32 位的储备器,其地址线和数据线的总和是多少？用以下储备芯片时,各需要多少片？1K4 位, 2K8 位, 4K4 位, 16K1 位, 4K8 位, 8K8 位46 位； 第 6 页,共 9 页 - - - - - - - - - 解： 由于 214=16K,地址线为 14 位；32 位的字宽需要32 根数据线； 所以地址线和数据线的总和为组成 16K32 位的储备器需要以下芯片：1K4 位的片数：16 K32 位1 K4 位=128 细心整理归纳 精选学习资料 - - - - - - - - - - - - - - -名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆2K8 位的片数：16 K32 位2K8 位=32 16K8 的储备器,就4K4 位的片数：16 K32 位4K4 位=32 16K1 位的片数：16K32 位16K1 位=32 4K8 位的片数：16 K32 位4K8 位=16 8K8 位的片数：16 K32 位8K8 位=8 5现有 10241 的储备芯片,如用它组成容量为（1）实现该储备器所需的芯片数量多少？（2）如将这些芯片分装在如干块板上,每块板的容量为4K8,该储备器所需的地址线总数是多少？几位用于片选？几位用作片内地址？（3）画出各芯片的连接规律图；解：（1）所需的芯片数：16 K8 位1024 1 位=128 16 K8 位4K8 位=4,需要 2 位用于片选,（2）由于 214=16K,地址线为14 位；储备器所需的块板数14-2=12 位用于片内地址；（3）7设某主机主存容量为4MB,Cache 容量为 16KB,每块包含8 个字,每字32 位,设计一个4 路组相连映射（即Cache 每组内共有4 个块）的Cache 组织,要求：（1）画出主存地址字段中各段的位数；（2）设 Cache 的初态为空, CPU依次从主存第0,1,2 , 99 号单元读出100 个字（主存一次读出一个字）,并重复按此次序读8 次,问命中率是多少？Cache 和无 Cache 相比,速度提高多少倍？（3）如 Cache 的速度是主存的6 倍,试问有解：（1）每块的大小：8 字 32 位/8 位=32B,所以页内地址用 5 位表示；Cache 中每组有四个块,需要 2 位表示；Cache 的块数为 16KB/32B=512 块,每组包含 4 块,所以总共有 128 组,需 7 位表示；主存的页数： 4MB=2 22,内存地址为 22 位,剩余的 8 位；8 7 2 5Cache组号 组内页号 页内地址前三位段用于主存页的标记；后三个位段表示 Cache 的地址；（2）第一次拜访时,100 个字都不能命中；由于它们能同时存放在 Cache 中, 以后的 7 次拜访都能命中；细心整理归纳 精选学习资料 第 7 页,共 9 页 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆命中率为： 7 100/8 100=87.5% （3） 设拜访 Cache 的时间为 t ,就拜访主存的时间为 6t ；无 Cache 时,拜访的时间为 800 6t=4800t 有 Cache 时,拜访的时间为 100 6t+700 t=1300t 速度提高的倍数为：4800t/1300t=3.69 第八章习题1. 有可能涉及出一种12 位长的指令格式对以下指令进行编码吗？其中每一个寄存器需要3 位编码；（1）4 条 3 寄存器指令（2）255 条单寄存器指令（3）16 条 0 寄存器指令2 12-3*3 =8 种编码中选4 种,剩 4 个编码3 种格式；如两解： 3 条寄存器指令：可从单寄存器指令：可扩展出4*26=256 种编码中选255 种,剩 1 个编码 0寄存器指令：剩下一个编码与3 位地址只能扩展出1*23=8 种编码所以,不能设计出一种12 位长的指令格式以上指令进行编码；2某机指令字长16 位,每个操作数的地址为6 位,指令分为零地址,一地址,二地址地址指令有K 种,零地址指令有L 种,就一地址指令最多有几种？解：扩展操作码技术：使操作码的长度随着地址数的减小而增加,不同地址数的指令可以具有不同长度的操作码；二地址指令：4 位6 位6 位24-K26-X 可用于扩展为零地址指操作码地址码 1 地址码 2 如设计 K 种二地址指令,仍有24-K 种可用于扩展；一地址指令：10 位6 位操作码地址码 1 可用于扩展 24-K2 6 种一地址指令,如设计X 种一地址指令,仍有令；零地址指令：16 位操作码可设计的零地址指令数为：24-K26-X26=L 种；解方程得一地址指令最多有X=24-K26-L263.画出先变址再间址及先间址再变址的寻址过程示意图；细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 8 页,共 9 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -学而不思就惘,思而不学就殆4.一台处理机具有如下指令格式：2 位 6 位 3 位 3 位X OP 源寄存器 目的寄存器 地址格式说明有 8 位通用寄存器（长度 16 位）,X 指定寻址模式,主存实际容量为 156K 字；（1）假设不用通用寄存器也能直接拜访主存中得每一个单元,请问地址码域应安排多少位？指令字长度应有多少位？（2）假设 X=11, 时,指定的那个通过通用寄存器用做基址寄存器,请提出一个硬件设计规章,使得被指定的通用寄存器能拜访解：（1）由于256K=218所以 地址码域 =18 位由于 操作码域 op=6 位1M 主存空间的每一个单元；所以 指令长度 =18+3+3+6+2=32 位（2）此时指定的通用寄存器用作基址寄存器（16 位）但 16 位长度不足以掩盖 1M 字地址空间所以 将通用寄存器左移,4 位低位补 0 形成 20 位基地址细心整理归纳 精选学习资料 然后与指令字形式地址相加得有效地址,可拜访主存1M 地址空间中任何单元 第 9 页,共 9 页 - - - - - - - - - - - - - - - - - - - - - - - -