电子数字钟课程设计.doc
数字时钟设计报告设计目的1 掌握数字钟的设计、组装与调试方法。2 熟悉继承电路的使用方法。设计内容要求基本要求:1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。2. 用中小规模集成电路组成电子钟，并在Multisim中进行组装、调试。3. 画出框图和逻辑电路图，写出设计、实验总报告。扩展功能:1. 闹钟系统(上午7点59分发出闹时信号,持续时间为1min)2. 整电报时.在59分51秒,53秒,55秒,57秒输出500Hz音频信号,在59分59秒输出1kHz信号,音响持续1秒,在1kHZ音响结束时刻为整点.实验条件装有Mutisim8的电脑数字钟系统设计1. 整体框架图校时电路分频器脉冲产生器秒计数器分计数器时计数器译码器译码器译码器2. 脉冲产生电路本实验需要1Hz的脉冲，可以用石英晶体振荡器或者555振荡器，它们各有优缺点。(1) 石英晶体振荡器石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易调整。电路搭建如图(1)所示,假如使用4MHz的振荡器就可以输出4MHz的脉冲,通过D触发器进行4分频,然后送到10分频计数器,经过6次10分频而脉冲输出获得1Hz的方波信号. 脉冲输出 图(1) 晶体振荡电路 图(2) 555振荡电路(2) 555定时器是一种多用途的数字-模拟混合集成电路,可以很方便构成多谐振荡器.只要搭配上合适的电阻R1,R2,电容C1就可以产生所需要的脉冲信号.如图所示,此时产生出来的是1kHz的信号,只要经过3个10进制计数器进行分频即可产生1Hz的脉冲.综合分析考虑上面两种脉冲产生电路,由于在Multisim元件库里面找不到4MHz的晶振,其它晶振很难分频得到1Hz的频率,如果用40MHz的话产生的波形很不稳定.所以最终选择第二种方案,用555定时器来产生脉冲.3. 分频器分频器是一个十进制计数器,可以用74LS90来做,根据74LS90的功能表可得到十进制计数器的接法如图(3)输入输出4. 计数器在数字钟中有两种计数器,一种是60进制计数器,另一种是24进制计数器.只要改变74LS90的接法,就可以得到这两种计数器.(1)60进制计数器脉冲信号接译码器接译码器进位脉冲“秒”计数器和”分”计数器电路都是60进制,它是由一级10进制很一级6进制计数器连接构成,如图所示.采用两片74LS90串接来构成.其中芯片U2是10进制计数器,它的进位作为芯片U1的输入,芯片U1通过QB,QC两根反馈线实现6进制,这是因为当计数器计到0110的时候,R01和R02同时接收到高电平,计数器清零,完成6进制计数.当计数器计数到0101,QA和QC通过与非之后再经过一个非门,产生进位脉冲,送到”分”或”时”的输入端.(2)24进制计数器接译码器接译码器分进位脉冲当”时”个位U2接收到第十个脉冲时,U2计数器清零进位端QD向U1”时”十位输入进位脉冲,当第24脉冲到达时,U2状态为0100,U1状态为0010,此时,R01和R02接收到的都是高电平,使U1和U2都清零,完成24进制计数.5. 译码器和显示器74Ls48驱动器是与8421BCD编码器配合使用的七段译码驱动器. 译码器和显示器的连接电路如图所示:接计数器至分计数器个位至时计数器个位6. 校时电路1Hz校时脉冲秒进位分进位校时电路如上图所示,其中J2为校正”分”的控制开关,J1为校正”时”的控制开关,当两个开关都断开校时电路不起作用;当J1断开,J2闭合,对”分”进行校正;当J2断开,J1闭合,对”时”进行校正.电容C1,C2的作用是去抖动.扩展功能1. 闹钟系统要求闹钟上午7点59分发出闹时信号,持续时间为1min,当然,改变电路结构可以调整闹时的时间.7点59分对应的时十位是(QD QC QB QA)=0000,个位是(QD QC QB QA)=0111;分十位是(QD QC QB QA)=0101,分个位是(QD QC QB QA)=1001.用上述所有输出端为”1”的输出端经过与非之后去控制音响电路,可以使音响电路正好在7点59分响,持续一分钟后停响.所以闹时控制信号Z的表达式为 实现上面逻辑的逻辑电路如下图所示,其中74LS20为4输入二与非门,74LS32为2输入四或非门,再经过三极管控制扬声器的导通与截至,这样就可以使扬声器产生1KHz的声音.1KHz脉冲2. 整点报时整电报时要求在59分51秒,53秒,55秒,57秒输出500Hz音频信号,在59分59秒输出1kHz信号,音响持续1秒,在1kHZ音响结束时刻为整点.分析电路可知,只有当分十位(QD QC QB QA)=0101,分个位(QD QC QB QA)=1001,秒十位(QD QC QB QA)=0101,秒个位QA=1时,音响电路才能工作.整点报时的电路如图所示.数字钟调试在Multisim中，先逐个调试好各个模块，再组装在一起进行整体调试。经过上机模拟实验，上面各个模块都可以正常工作。数字钟系统整体电路图
