allegro操作讲课稿.doc

Good is good, but better carries it.精益求精，善益求善。allegro操作-第一章建封装一、建焊盘打开建立焊盘的软件PadDesigner路径：，进入下图所示，设定相关参数：包括采用的制式，现在选公制单位毫米，精度3，右侧问是否需要多重钻孔，这个功能一般是用于做非圆孔。一般圆孔不用勾选。下面设定钻孔样式，一般是圆孔，钻孔内部是否镀铜plated（noplated即为不镀铜，一般用于塑胶件定位孔），再是钻孔直径，设置精度，是否偏移等。如果是表贴元件，钻孔直径设为0。该对话框第二页：如果是表面安装元件，把signlelayermode勾选。焊盘一般需要beginlayer和endlayer，还有就是soldmask_top，soldmask_bottom，pastemask_top，pastemask_bottom这几个层面。对表面安装元件来说，只需要beginlayer，soldermask_top以及pastemask_top就可以了。鼠标左键点击beginlayer，会发现最下面三个对话框被刷新，在下面填入需要的值：从左到右：规则焊盘，热焊盘，反焊盘。l 规则焊盘下面需要填入焊盘形状，长宽，是否有偏移。l 热焊盘，要求选择焊盘类型，尺寸等；l 反焊盘，作用是设定焊盘与周边间距，一般比规则焊盘略大6-10mil。鼠标点击soldermask_top，下面对话框刷新出该选项。按照需要填入数据。Pastemask_top同样处理。右边上角还有视图角度选择，Xsection为水平视图，TOP为从上往下看。二、建元件现在已建一个sop_8_test的器件为例。打开PackageDesigner，进入对话界面，新建文件，输入名称sop_8_test（就是该器件的封装名称），选择保存路径，ok。此处有两种方式建立封装，一种是自主方式，一种是向导方式。一般而言，采用自主方式比较自由，而且可以建一些比较奇怪的结构尺寸。点击ok进入建立界面，这时需要设置网格，以及工作面大小以及坐标原点：设定尺寸制式，幅面大小，坐标原点。Ok确认。一、放置管脚点击，添加焊盘，点击画圈处选择焊盘，由于我们自己建立了一个叫20X52_Smd的焊盘，调出该焊盘，双击该焊盘，调出，在命令栏输入x00，把该焊盘放置在原点处。注意：如果建封装时没有设置在原点处，这样在pcb移动元件就会比较麻烦。通过（xx坐标y坐标）移动元件或是管脚比较方便。设定管脚间距2.54mm，考虑到移动的方便性，可以把网格设置为2.54间距。放置好管脚，点击，打开层面，设置管脚数值，（一定要设置对，不然会出问题。）一般是从1开始。二、设置RefDes点击，添加Text，点击，设置RefDes，选择Silkscreen_top层面。在器件左上角点击，输入*，右键done。完成RefDes设置。三、建丝印框      点击add，line，在设置好，画丝印框。注意：l 由于网格设置为2.54mm，在本阶段，需要改小，以满足精度。l 再有就是丝印框线条可以设置稍大一些。四、设置第一管脚点击add-circle，在第一管脚出画一个圆。标示第一脚。最后建好的封装如图所示：在pcb中的效果：三、金手指的制作如果对金手指之类的封装，可以只选择begin_layer，soldmask_top（对top层），Endlayer，soldmask_bottom（对bottom层）。金手指的制作，需要先分别制作具有top层和bottom层的焊盘，然后再做封装时调入top层的焊盘做封装top层的管脚，调入bottom层的焊盘做封装的bottom层管脚。第二章建板框1          公英制设置2          板框大小设置3          叠层设置第三章初步设置1、差分对设置2、线宽以及安全间距设置等第四章导入网表以及布局1          结构，器件定位A、通过文件导入DXF图表1      注意：文件名不能是中文图表2根据原dxf文件尺寸单位选择对应单位（本例程为mm（毫米）。再点击，slectall->->ok。退出当前界面，进入：图表3点击Import导入，提示导入成功，close关闭。导入完成，看看结果：图表4（此处以一个转接卡为例）。      需要注意的是，当吧dxf导入，在结构件放置好，并且锁住之后，需要删除除了outline之外的标示。手动定位第五章导网表一、生成网络表检查原理图drc，排除错误后进行网络表生成。点击按钮，图表5创建网络表此处有两种方式导入网表：A、如上图所示，先生成网络表，再在allegro中导入；B、如下图所示：勾选，输入源和目标路径，直接update到PCB。二、导入PCB此为先生成网表再导入的方式。（在已有PCB板框内操作）      点击logic，导入。勾选，选择网表路径（ORCAD生成的网络表可能会不在同DSN文件夹内，需要注意。）点击，会有导入成功的提示，如果没有成功，一般是封装错误，或是orcad的元件管脚数量不对等（注意看出错提示）。三、放置元件导入成功，下一步进行place动作，如下图：      有两种放置方式，Manually(手动选择)和Quickplace（快速放置）。Manually方式：勾选，选中所有元件，或是某一个元件，（注意上图右下角绿色物体，此为A1（原理图中的一个机械定位孔），这是manually方式调出来的第一个元件），可以连续的放置需要的元件到需要的地方。Quickplace方式：      进入Quickplace，点击place，（此时PCB板框外部会出现所有的元件），点击OK完成Quickplace。1、结构件定位根据导入的dxf文件，确定结构件位置：本例中，需要定位A1-A3,CON1-CON4的位置，在ALLEGRO中操作。首先需要确定板框原点位置（需要根据dxf文件坐标确定，这样比较省事），F4进入器件信息模式，只勾选，点击板框（此处以左侧板框为例），如下图所示：显示xy(4117.9765,4479.6465)和xy(4117.9765,3092.6386)，就意味着板框左侧下端为xy(4117.9765,3092.6386);点击下板框，如下图所示：显示坐标为：xy(9145.5355 3092.6386)和xy(4117.9765 3092.6386)，就意味着下板框左端坐标为xy(4117.9765 3092.6386)；记住左侧下端的坐标，我们可以根据此坐标修改板框左边。选择setup,出现下面的对话框：，在中输入xy(4117.9765,3092.6386)坐标，确认ok，好了，板框坐标原点设置OK。1          下一步确认器件坐标：A1为机械孔，F4进入器件信息模式，只勾选，点击A1内圈，如下图所示：注意showElement对话框中最下面center-xy的数据，这个就是A1机械孔的坐标位置（注意如果PCB封装器件中心为坐标原点的话）,在allegro中，选择移动元件模式，选择A1(现在需要移动定位的器件)，在命令栏里面输入x157.48031026.1433(x,y坐标之间用空格隔开)。最后的结果：表示已经移到设定的位置上，最后固定该器件：点击按钮，在对话框中选定symbols，再点击A1，完成锁定动作。以此类推，锁定A1-A3。CON1的移动：注意的是，con1由于建封装库时，坐标原点不在中心（可以在PCB界面下选择移动器件模式，点击该器件，会发现鼠标十字落在第一脚上，也就是建封装库的时候设定的坐标原点），需要测绘板框该器件的位置，需要根据几何方式，算出其坐标点，在本例中，金手指con1的坐标点为xy(227.992151522.0079)。注意，pin脚位置测定时，可以采用选择F4,，点击板框目标，得到下图所示的坐标：得到4组坐标数据，里面包含了坐标信息，可以由此得到pin脚中心坐标。2、元件相对移位采用x100，表示相对原位置在x方向往右边（正方向）移100个单位，同理，y100就是往y正方向移100单位。如ix100，指的是往x负方向移100单位，iy100往负方向移100单位。交互设计所谓交互设计是指：在原理图中选中一个器件，在对应的pcb中能够高亮显示或是移动。具体操作方式：1、 先在ALLEGRO中进入移动元件模式2、 在ORCAD中选中器件3、 切换到allegro中，发现该期间已近被选中，能够随着鼠标移动了Ps：一个前提，需要在orcad中打开交互选项：第六章叠层设置一、叠层设置点击进入叠层设置。点击右键，添加或是删除层，一般电源层都设置为plane，负片。注意各层之间的干扰影响，合理的采用叠层模板是一个好的选择。第七章Artwork设置（光绘设置）一、光绘设置点击按钮，进入artworkcontrolform对话框：选择GerberRS274X，切换到filmcontrol面板。右键，点击add添加film层。一般而言，需要TOP,(顶层)BOTTOM,（底层）VCC,（电源层）GND,（电源层）PAST_TOP,（钢网层）PAST_BOTTOM,（钢网层）SOLD_TOP,（阻焊层、绿油层）SOLD_BOTTOM,（阻焊层、绿油层）SILK_TOP,（丝印层）SILK_BOTTOM（丝印层）注意：      1、命名不能用silktop有空格的方式，应该是silk_top这种方式。2、VCC,GND等层由于采用负片设置，所以在对话框里面需要勾选负片选项：2、没有定义的线宽，最好有一个预设值，比如0.127mm（5mil）每一个有实际信号（ETCH）的层（top，bot，vcc，gnd）包括：VIACLASS(过孔)PIN（管脚）DRCERRORCLASS（电器规则检查）ETCH（走线）每一个非信号层都有：PAST_TOP:(钢网层)PIN/PASTEMASK_TOPPACKAGEGEOMETRY/PASTEMASK_TOPPAST_BOTTOM:(钢网层)PIN/PASTEMASK_BOTTOMPACKAGEGEOMETRY/PASTEMASK_BOTTOMSOLD_TOP:(阻焊层、绿油层)(由于绿油层是用来作为阻焊之用，所以比PAST多了一个BROADGEOMETRY)      PIN/SOLDEMASK_TOP      PACKAGEGEOMETRY/SOLDERMASK_TOP      BOARDGEOMETRY/SOLDEMASK_TOPSOLD_BOTTOM:(阻焊层、绿油层)(由于绿油层是用来作为阻焊之用，所以比PAST多了一个BROADGEOMETRY)      PIN/SOLDEMASK_BOTTOM      PACKAGEGEOMETRY/SOLDERMASK_BOTTOM      BOARDGEOMETRY/SOLDEMASK_BOTTOM      SILK_TOP:(丝印层)            REFDES/SILKSCREEN_TOP             PACKAGEGEOMETRY/SILKSCREEN_TOP             BOARDGEOMETRY/OUTLINEBOARDGEOMETRY/SILKSCREEN_TOPSILK_BOTTOM:(丝印层)             REFDES/SILKSCREEN_BOTTOM             PACKAGEGEOMETRY/SILKSCREEN_BOTTOM             BOARDGEOMETRY/OUTLINEBOARDGEOMETRY/SILKSCREEN_BOTTOM实际上，每一层内的内容都能够在ALLEGRO窗口内看到：注意：在有些场合下，元件位号丝印需要单独做一个层面。比如，在下面图中所示：把silk_top中的器件丝印以及板框单独出来，可以打印成pdf格式，用于器件安装。二原先的silk_top保留器件框以及板框。用于pcb制作。一般的情况下面，板框保留有助于快速定位器件位置，所以给予保留。      制作效果：二、模板方式1、导出光绘模板点击，进入光绘设置页面，点击selectall，在某一层面点击右键，出现如图所示的对话框，选择saveallchecked，注意该对话框最下面的提示，该文件就是光绘模板，注意其保存的路径。2、导入模板点击replace，找到模板文件，ok。需要注意的是，导入模板的时候，叠层层数一定要与模板层数一致，不然会报错。第八章拉线一、走线规则设置二、更改过孔点击，进入设置状态，在vias点击左键，出现对话框：可以在左边选择需要的过孔，在右边去掉过孔。进入pcb拉线状态，切换层面时选择过孔，可以在窗口右侧下图所示的下拉菜单中选择需要的过孔。注意：出现不能够保存的情况，可以如下操作：Tooldatabasecheck，勾选左边两项，就能够保存了。三、绿油开窗如果要在铜皮上开一个裸铜，用于散热或是大面积接触，可以如下操作（以在bottom层开窗为例）：点击，在对话框中设置阻焊层面，在bottom中目标位置画上需要的样子。      注意：需要添加层面四、钢网开窗如果要在铜皮上开一个堆锡的铜带，需要绿油开窗以及钢网开窗，旅游开窗已经在上一节介绍，钢网开窗如下所示：第九章检查一、DRC检查点击toolsupdateDRC，刷新drc；再在displaystatus中查看状态如果有异常或是错误，会出现黄色或是红色提示。点击该异常颜色按钮，弹出提示，指示出错地方坐标以及出错原因，可以由此检查。二、结构检查第十章出图一、出光绘注意：出光绘要先做好钻孔1、 点击，进入状态，选择GerberRS274X选项，以及确定输出文件的公英制，再有就是Format长度，一般选5位长度。点击Filmsizelimits选项，就能够刷新小数点后的数值长度（会发现变为5位长度）。点击OK确认，设置完该页；点击filmcontrol页面，点击selectall按钮，选中全部叠层。注意右边未定义的线宽，一般设置为0.127mm（5mil）。需要注意的是，点击左边叠层，会发现右边Plotmode模式会发生变化，一般而言，对于top,bottom,signal层面，选择positive，像大面积铺铜的层面，如GND,VCC之类，选择negative。还需要选中suppressunconnectedpads选项。点击createArtwork按钮，创建光绘文件。      如果提示出错，可以查看log文件，查找出错原因。      注意：光绘文件的创建，要求PCB文件（.brd）要在同一个文件夹里面。二、钻孔文件点击Manufacture，进入NC设置钻孔，点击DrillCustomization，如下图所示：点击该界面autogeneratesymbols，自动获取孔信息。点击OK确认，该页面设置完毕。如果要在pcb图旁边放置钻孔图表，可以在NC路径下点击：drilllegend，界面上会出现一个图标框，可以按照需要放置在所要求的地方。点击NCparameter，进入设置界面，可以设置钻孔精度等。点击NCdrill，生成钻孔文件。注意路径问题。三、生成坐标文件（模板方式）把模板shs.txt放到pcb文件同一个文件夹里面。点击toolsreports，进入下面界面：下拉对话框，能够发现shs.txt模板文件，双击shs.txt，会在下面的对话框中出现，点击按钮report，就能够产生坐标文件。点击该界面的按钮，保存坐标文件。一般而言，是存为Excell（.xls）格式。注意的是，坐标文件必须含有mark点，不然此文件就没有意义。四、最终需要的生产文件（为知识产权考虑，应压缩为.zip格式）：1、 Gerber应该包含如图所示文件（4层板为例）：2、 钢网文件（4层板为例）3、 坐标文件（4层板为例）4、 BOM清单（4层板为例）在流程中的体现：26、非电气引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regularpad，中间层以及阻焊层和加焊层都是null。   注意：regularpad要比drillhole大一点。27、Allegro建立电路板板框步骤：1、设置绘图区参数，包括单位，大小。2、定义outline区域3、定义routekeepin区域（可使用Z-copy操作）4、定义packagekeepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup>cross-section2、添加层，电源层和地层都要设置为plane，同时还要在电气层之间加入电介质，一般为FR-43、指定电源层和地层都为负片（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、z-copy>find面板选shape（因为铺铜是shape）>option面板的copytoclass/subclass选择ETCH/GND（注意选择createdynamicshape）完成GND层覆铜7、相同的方法完成POWER层覆铜Allegro生成网表1、重新生成索引编号：tools>annotate2、DRC检查：tools>DesignRulesCheck，查看sessionlog。3、生成网表：tools>createnetlist，产生的网表会保存到allegro文件夹，可以看一下sessionlog内容。29、Allegro导入网表1、file>import>logic>designentryCIS（这里有一些选项可以设置导入网表对当前设计的影响）2、选择网表路径，在allegro文件夹。3、点击ImportCadence导入网表。4、导入网表后可以再place>manully>placementlist选componentsbyrefdes查看导入的元件。5、设置栅格点，所有的非电气层用一套，所有的电气层用一套。注意手动放置元件采用的是非电气栅格点。6、设置drawingoption，status选项会显示出没有摆放元件的数量，没有布线的网络数量30、Allegro手工摆放元件1、place>manully>componentsbyrefdes可以看到工程中的元件，可以利用selectionfilters进行筛选。另外也可以手工摆放库里的元件。还可以将对话框隐藏（hide），并且右键>show就可以显示了。2、如何镜像摆放到底层？   方法一：先在option选mirror，在选器件   方法二：先选器件，然后右键>mirror   方法三：setup>drawingoption>选中mirror，就可进行全局设置   方法四：对于已摆放的零件，Edit>mirror在find面板选中symbol，再选元件   这样放好元件后就会自动在底层。3、如何进行旋转？   方法一：对于已经摆放的元件，Edit>move点击元件，然后右键>rotate就可以旋转   方法二：摆放的时候进行旋转，在option面板选择rotate35、Allegro快速摆放元件1、开素摆放元件：place>quickplace>placeallcomponents2、如何关闭和打开飞线？   关闭飞线：Display>BlankRats>All关闭所有飞线   打开飞线：Display>ShowRats>All打开所有飞线3、快速找器件：Find面板>FindByName>输入名字36、Allegro布局基本知识1、摆放的方法：Edit>move或mirror或rotate2、关于电容滤波，当有大电容和小电容同时对一点滤波时，应该把从小电容拉出的线接到器件管脚。即靠近管脚的为最小的电容。3、各层颜色设置：top>粉色；bottom>蓝色；37、约束规则的设置概要1、约束的设置：setup>constrains>setstandardvalues可以设置线宽，线间距。间距包括：pintopin、linetopin、linetoline等2、主要用spacingruleset和physicalruleset38、约束规则设置具体方法1、在进行设置时，注意在ConstrainSetName选择Default。这样只要是没有特殊指定的网络，都是按照这个规则来的。2、一般设置规则：pintopin为6mil，其他为8mil。3、PhsicalRule中设置最大线宽，最小线宽，颈状线（neck），差分对设置（这里设置的优先级比较低，可以不管，等以后专门对差分对进行设置），T型连接的位置，指定过孔4、添加一个线宽约束：先添加一个ConstrainSetName，在以具体网络相对应。40、区域规则设置1、设定特定区域的规则，例如，对于BGA器件的引脚处需要设置线宽要窄一些，线间距也要窄一些。2、setup>constraints>constraintareas>选中arearsrequireaTYPEproperty>add可以看到options面板的class/subclass为BoardGeometry/Constraint_Area>在制定区域画一个矩形>点击矩形框，调出editproperty>指定间距（netspacingtype）和线宽(netphysicaltype)>在assignmenttable进行指定41、创建总线1、打开约束管理器（electronicalconstraintspreadsheet）2、显示指定网络飞线：Display>showrats>net然后在约束管理器中选择要显示的网络3、如果要设置等长线，但是在线上有端接电阻，那么需要进行设置（xnet），使得计算的时候跨过端接电阻。这就需要为每一个端接电阻设置仿真模型库，设置完成以后，就可以在约束管理器中的看到网络变为了xnet4、添加信号仿真模型库：Analyze>SI/EMISim>Library添加模型库>Addexistinglibrary>locallibrarypath5、对每个新建添加模型：Analyze>SI/EMISim>Model会显示出工程中的器件，然后为每个器件添加仿真模型。对于系统库里面的元件有自己的模型库，可以利用AutoSetup自动完成。对于系统库里面没有的模型，选择findmodel6、在约束管理器中，点击object>右键，即可利用filter选择需要选择的网络，可以选择差分对，xnet等。7、创建总线：在约束管理器中，选择net>routing>wiring然后选择需要创建为总线的网络>右键，create>bus42、设置拓扑约束44、线长约束规则设置1、对线长的要求，实际就是设置延时，可以按照长度来设置，也可以按照延时来设置2、打开约束管理器>Electronicconstraintset>Allconstraint>Userdefined选择在设置拓扑结构时设置好的网络>右键选择SigXplore>在prodelay里选择。也就是说如果要想设置线长约束，需要先定义一个拓扑结构，然后再指定这个拓扑结构的网络约束。45、相对延迟约束规则设置（即等长设置）1、在设置相对延迟约束之前也需要先建立拓扑约束2、在拓扑约束对话框>setconstraint>RelPropDelay设定一个新规则的名称>指定网络起点和终点>选择local（对于T型网络的两个分支选择此选项）和global（对于总线型信号）47、布线准备1、设置颜色：Display>color/visibility其中group主要设置：stack-up，geometry，component，area2、高亮设置：Display>color/visibility>display选项：temporaryhighlight和permanenthighlight然后再在display>highlight选择网络就可以高亮了。但是此时高亮的时候是虚线，可能看不清，可以在setup>userpreferences>display>display_nohilitefont打开此选项也可以设置display_drcfill，将DRC显示也表示为实现，容易看到。另外DRC标志大小的设置在setup>drawingoption>display>DRCmarkersize3、布局的时候设置的栅格点要打一些，在布线的时候，栅格点要小一些4、执行每一个命令的时候，注意控制面板的选项，包括option，find，visibility5、不同颜色高亮不同的网络：displayhighlight>find面板选择net>option面板选择颜色，然后再去点击网络。53、差分布线1、差分线走线：route>conect然后选择差分对中的一个引脚，如果已经定义了差分对，就会自动进行差分对布线。2、如果在差分布线时想变为单端走线，可以点击右键：singletracemode54、蛇形走线1、群组走线：route>选择需要布线的飞线这样就可以多根线一起走线了>但快到走线的目的焊盘时，右键>finish可以自动完成>再利用slide进行修线2、常用的修线命令：（1）、edit>delete然后再find中可以选择Cline（删除整跟线）、vias、ClineSegs（只删除其中的一段）（2）、route>slide移动走线（3）、route>spreadbetweenvoids并在控制面板的options栏输入voidclearance即可进行自动避让。55、铺铜1、建议初学者内电层用正片，因为这样就不用考虑flash焊盘，这时候所有的过孔和通孔该连内电层的就连到内电层，不该连的就不连。而如果用负片，那么如果做焊盘的时候如果没有做flash焊盘，那么板子就废了。2、在外层铺铜：shape>rectangular然后再option中进行设置（1）、动态铜（dynamiccopper）（2）、制定铜皮要连接的网络3、铺铜后如何编辑边界：shape>editboundary就可以对铜皮就行修改边界4、如何删除铜皮：edit>delete>在find中选择shape>点击铜皮就行删除5、修改已铺铜的网络：shape>selectshapeorvoid>点击铜皮，右键assignnet6、如何手工挖空铜皮：shape>manualvoid>选择形状7、删除孤岛：shape>deleteislands>在option面板点击deleteallonlayer8、铺静态铜皮：shape>rectangular>在option面板选择staticsolid9、铜皮合并，当两块铜皮重叠了以后要进行合并：shape>mergeshapes逐个点击各个铜皮，就会合并为一个铜皮。合并铜皮的前提是铜皮必须是相同网络，别去铜皮都是一种类型（都是动态或者都是静态）56、内电层分割1、在多电源系统中经常要用到2、在分割前为了方便观察各个电源的分布，可以将电源网络高亮显示3、分割铜皮：add>line>在option面板选择class为antietch，subclass为power，制定分割线线宽（需要考虑相临区域的电压差），如果电压差较小，用20mil即可，但是如果是+12V与-12V需要间隔宽一些，一般4050mil即可。空间允许的话，尽量宽一些。然后用线进行区域划分4、铜皮的分割：edit>splitplane>create打开createsplitpalne，选择要分割的层（power）及铜皮的类型>制定每个区域的网络5、全部去高亮：display>delight>选择区域6、去除孤岛：shape>deleteisland可以将孤岛暂时高亮显示>点击option去除孤岛7、尽量不要再相邻层铺不用电源的铜皮，因为这样会带来电源噪声的耦合，在电源层之间要至少相隔一层非介质层57、后处理1、添加测试点2、重新编号，便于装配。在原理图设计时时按照原理图中的位置进行编号的，但是这样在PCB中编号就是乱的。这就需要在PCB中重新编号，然后再反标注到原理图，步骤：Logic>AutoRenameRefdes>rename>more可以设置重新编号的选项选择preservecurrentprefixes即保持当前的编号前缀。3、最好是在布线之前，对元件进行重新编号，否则，如果是在布线完成后再重新编号，可能会带来一些DRC错误。有一些DRC与电气特性是无关的，可能是由编号引起的，这时就可以不管这些DRC错误。4、在原理图中进行反标注：打开原理图工程文件>tools>backannotate>选择PCBEditor>确定即可5、布线完成后，进行完整的检查，检查可能存在的各种DRC错误6、查看报告：tools>report或者quickreports>最常用的是unconnectpinreport；还有查看shape的一些报告，检查动态铜皮的状态，如果有的状态不是smooth就需要到setup>drawingoption中进行更新>updatetosmooth7、shapenonet即没有赋给网络的shape；shapeisland检查孤岛；designrulescheckreport8、在setup>drawingoption中可以看到unroutednets，unplacedsymbol，isolateshapes等。这只是一个大致的统计信息。但是要求所有的选项都是绿色的，即都没有错误。9、如果确定所有的设计都没有错误了，推荐进行一次数据库的检查，将错误完全排除掉。步骤：tools>updateDRC>选中两个选项>check保证数据库是完整的58、丝印处理（为出光绘做准备）1、生成丝印层是，与电气层没有关系了，所以可以把走线以及覆铜都关闭：display>colorvisibility关掉etch，要留着pin和via，因为调整丝印时需要知道他们的位置。2、在display>colorandvisibility>group选择manufacturing>选择autosilk_top和autosilk_bottom因为丝印信息是在这一层的。不需要选择其它层的silkscreen3、生成丝印：manufacturing>silkscreen>选择那些层的信息放在丝印层，一般要选上packagegeometry和referencedesignator>点击silkscreen，软件自动生成这个信息4、调整丝印，先在colorandvisibility中关掉refdesassembly_top和assembly_bottom5、调整字体大小：edit>change>在find面板选中text>option面板选中linewidth和textblock，不选择textjust>画框将所有的文字改过来。linewidth是线宽，textblock是字体大小。注意option选项中的subclass不要动，否则修改后，就会把修改结果拷贝到那一层了。6、调整丝印位置：move>选择编号进行修改7、加入文字性的说明：add>text>在option中选择manufachuring/autosilk_top，以及字体的大小，然后点击需要添加的位置，输入即可59、钻孔文件1、钻孔文件是电路板制作厂商数控机床上要用到的文件，后缀为.drl2、设置钻孔文件参数：manufacture>NC>NCParameters>设置配置文件（nc_param.txt）存放路径，全部保持默认即可3、产生钻孔文件：manufacture>NC>NCdrill>Drilling:如果全部是通孔选择layerpair；如果有埋孔或者盲孔选择（bylayering）>点击drill就可产生钻孔文件>点击viewlog查看信息4、注意NCdrill命令只处理圆型的钻孔，不处理椭圆形和方形的钻孔，需要单独进行处理：manufacture>NC>NCroute>route可能会产生一些工具选择的警告，可以不必理会。完成后会产生一个.rou文件5、生成钻孔表和钻孔图：display>colorandvisibility>关闭所有颜色显示，在geometry中单独打开outline，只打开电路板的边框>manufacture>NC>drilllegend生成钻孔表和钻孔图>ok>出现一个方框，放上去即可60、出光绘文件1、出光绘文件：manufacture>artwork，注意以下几个选项：   FilmControl：（1）、undefinedlinewidth：一般设置为6mil或者8mil（2）、plotmode：每一层是正片还是负片（3）、vectorbasedpadbehavior：出RS274X格式文件时，一定要选中这个选项，如果不选这个选项，那么出光绘的时候，负片上的焊盘可能会出问题。   GeneralParameters：（1）、Devicetype：选择GerberRS274X，可以保证国内绝大多数厂商可以接受2、在出光绘文件之前可以设定光绘文件的边框（也可以不设置）：setup>areas>photoplotoutline3、如果要出顶层丝印信息的光绘文件，需要先把这一层的信息打开：display>color/visibility>allinvisible关掉所有。4、对于顶层丝印层，需要打开以下三个选项：   geometry：boardgeometry:silkscreen_toppackagegeometry:silkscreen_t