FPGA期末复习习题.doc

第一章1、什么是FPGA、CPLD？2、可编程器件是如何分类的？3、PLD的优点？4、画图说明简单PLD的基本结构。5、画出PROM器件的阵列机构图，并说明其实现逻辑的基本原理？6、如何使用熔丝链在下图所示结构中实y=a&b?7、简述CPLD中IOB、宏单元和PIA的作用？8、画出PAL器件的阵列结构图，并简要说明其实现逻辑的基本原理？9、FPGA的主要资源有？10、什么是LUT？如何使用LUT实现一个4输入与门？11、级连链和进位链的作用？12、CPLD与FPGA的区别是什么？ 第二章1、altera新型系列可编程器件的内部结构有哪些变化？2、如何评价器件内部的大容量存储器和DSP块？3、有哪些器件系列支持NIOS 嵌入式处理器？4、altera有哪几个系列的新型可编程逻辑器件？都有什么特点？5、目前，世界上有哪几家主要的PLD生产商？各有什么特点？6、哪家公司是FPGA的发明者？7、Quartus和ISE分别是哪家公司的开发工具？8、产品在军品和宇航级上有较大优势的PLD生产商是，其产品有什么特点？第三章1、什么是“基于FPGA的设计”？2、简述FPGA 的设计流程。3、系统设计规范包含的内容？4、什么是功能仿真？5、什么是“综合”和“优化”？6、什么是时序仿真？7、FPGA设计中“布局、布线”阶段完成的具体工作是什么？8、进行FPGA器件选型时，应该考虑哪些方面的因素？9、可综合设计时，模块划分的基本原则有哪些？10、什么是特殊逻辑？什么是核心逻辑？11、什么是模块之间存在“粘合逻辑”？12、模块之间存在粘合逻辑会给可综合设计带来什么影响？13、将相邻的组合逻辑放到同一个模块中有什么好处？14、组合电路设计应注意的问题？15、组合电路设计时，为什么要避免产生组合逻辑反馈环路？16、基于FPGA的时序电路设计中应该使用触发器还是锁存器？17、使用if-else和case设计选择器的区别？18、画图说明什么是触发器的建立时间，保持时间？19、什么是时钟树？它的作用是什么？20、什么是时钟策略？对于FPGA设计，应当采用怎样时钟策略才是合理的？21、简述基于FPGA的时序电路设计要注意的问题。22、什么是亚稳态？23、分析说明以下同步电路的工作原理？24、设计一个128×8的双端口的RAM25、简述FPGA设计中常用的四种时钟及其特点？第四章1、什么是验证？验证的目的是什么？2、FPGA设计中，从系统规范到最终的电路实现的过程包含哪些变换？3、从规范到网表之间的变换包含了哪些需要考虑的问题 ？4、什么是门级网表验证？5、目前两类主流的验证技术是什么？6、什么是形式化验证？7、什么是黑盒验证法？什么是白盒验证发？8、什么是仿真器，业界常用的仿真器有哪些?9、代码覆盖分析工具的作用是什么？主要的覆盖分析方面有哪些？10、一个典型的验证方案包含哪些内容？11、简述FPGA设计中的验证流程。12、一个典型的验证程序有哪些部分组成？13、什么是“断言”？什么是基于断言的验证？14、举例说明verilogHDL中always断言的使用。15、为什么要使用行为级代码描述验证模型 ？16、实现结构化仿真编码的主要方法是什么？17、实现封装的方法都有哪些？18、什么是总线功能模型？它有什么优点？19、什么是静态时序分析？什么是动态时序分析？20、静态时序分析的优点是什么？21、什么是扇入和扇出？22、什么是压摆率？23、什么是时钟歪斜？24、如何计算电路的最大时钟频率？第五章1、Quartus软件是如何实现与第三方软件接口的？2、在Modelsim中进行设计仿真时，怎样建立仿真库？3、如何在Modelsim中设置altera仿真库？4、如何在Quartus中调用第三方仿真工具？5、Debussy软件是如何实现HDL设计的跟踪调试的？6、如何在Modelsim仿真器中导出FSDB文件？第六章1、Quartus软件与MAX+PLUS软件相比，有哪些主要的设计特点？2、Quartus软件有几种设计流程，个流程之间的关系如何？3、Quartus软件有几种设计输入方法？如何生成自己的功能模块？4、全编译过程中，各功能模块有哪些设置特点5、功能仿真与时序仿真有什麽区别，如何正确查看这两种仿真结果的波形？6、Quartus软件中如何进行设计的引脚分配？7、如何选择编程硬件？如何改变器件的编程模式？第八章1、 什么是SOPC技术？它的基本特征有哪些？2、 SOPC Builder有哪些功能特点？3、 查看所安装的sopc builder中的模块池，看看有哪些可供用户调用的模块？