工业软件EDA行业专题研究：聊聊EDA厂商竞争的优与劣.docx

工业软件EDA行业专题研究：聊聊EDA厂商竞争的优与劣1 贯穿芯片设计全流程的工业软件EDA广义的 EDA 涵盖了工艺平台开发，集成电路设计以及集成电路制造三个阶段，各阶段 均存在对应的 EDA 工具，其中工艺平台开发和集成电路制造环节主要运用制造类 EDA 工具。而狭义 EDA 概念代指的 EDA 设计类工具，主要运用于集成电路设计环节，可粗 略分为模拟类 EDA 工具与数字类 EDA 工具。从定制程度出发，芯片设计方法可以分为基于标准单元的半定制设计（Semi CustomDesign）和基于晶体管的全定制设计（Full-Custom Design）两种。半定制设计 基于门阵列和标准单元，广泛采用电子设计自动化工具，一般用来设计数字电路。全定 制设计是指所有器件和互联版图都用手工生成的设计方法，一般用于设计模拟电路及数 模混合电路。制造类 EDA 简介：工艺器件设计及 PCB 设计制造类 EDA 工具：制造类 EDA 工具主要用于晶圆厂或 IDM 的制造部门，在工艺平台 开发阶段和后续集成电路制造阶段均有使用。在工艺平台开发阶段主要负责元器件建模、 仿真验证、良率分析、PDK 开发验证等，在集成电路制造阶段则用于封装设计，PCB 布 局布线。尽管制造类 EDA 市场规模相对较小，但其直接影响到工艺开发包 PDK 的建 立，同时也是 EDA 厂商与代工厂商沟通合作的一大渠道，业务地位较为重要。数字类 EDA 简介：数字芯片前端设计数字芯片设计侧重于逻辑运算，其电路规模大，工艺要求高，设计流程较为复杂。数字 芯片设计是由电路功能设计、逻辑综合、物理实现以及电路和版图分析验证组成的过程。 这一过程通常分为数字前端设计和数字后端设计两部分，主要包括芯片定义（明确项目 需求）、逻辑设计、逻辑综合、综合后仿真、布局布线、寄生参数提取、时序分析与优化、 物理验证和版图交付等环节。数字芯片前端设计分为芯片定义、逻辑设计、逻辑综合、综合后仿真四个环节，并在最 后生成门级网表文件：1. 芯片定义：是指根据市场或用户需求指定芯片实现的功能和性能指标参数，完成设计 规格文档。2. 逻辑设计：根据架构设计，基于硬件描述语言（HDL），在编程语言层面（RTL）实现逻辑设计，并通过逻辑仿真或形式验证等手段验证逻辑设计功能的正确性，其包含 RTL 代码编写，代码检查，功能仿真三个环节。3. 逻辑综合：通过 EDA 工具将硬件描述语言转化成特定的门级网表，并优化门级网表 的延时、面积和功耗等，最终输出描述数字芯片结构的门级网表文件。4. 综合后仿真：包括逻辑综合后的电路仿真、形式验证与静态时序分析（STA）。形式 验证用于检查逻辑综合后的结果和 RTL 代码在逻辑功能上是否一致。静态时序分析实 际上是检测每条时序路径是否满足时序要求的过程，其先将设计分解为很多不同时序路径的集合，然后计算每条时序路径的延时信息，最后检查路径延时，分析其是否满足时序约束。在完成后端的布局布线之后还需要再使用电路的实际参数进行一次静态时序分 析。数字类 EDA 简介：数字芯片后端设计数字芯片后端设计分为物理设计、信号完整性分析及寄生参数提取、布局布线后仿真、 物理验证、版图交付五个环节，最后生成版图文件交付晶圆厂代工生产：1. 物理设计：物理设计是指将门级网表根据时序等约束布局、布线并最终生成版图的过程，可以分为版图规划、单元布局、时钟树综合和详细布线等步骤。其中布局规划是指 在芯片上规定输入/输出单元、宏单元及其他主要模块位置；单元布局是指根据网表和时 序约束自动放置标准单元；时钟树综合是指插入时钟缓冲器，生成时钟网络，最小化时钟延迟和时钟偏差；布线是指在满足布线层数限制、线宽、线间距等约束条件下，根据 电路关系自动连接各个单元的过程。2. 信号完整性分析及寄生参数提取：信号完整性分析用于验证电路中的信号能否以要 求的时序、持续时间和电压幅度达到接收端；寄生参数提取则是使用晶圆厂提供的工艺 文件，并结合软件提取电路中的寄生电阻与电容，以产生包含寄生参数的后仿真电路网 表。3. 布局布线后仿真：这一步的仿真与综合后仿真相似，同样需要进行时序验证以及功能 等价性检查等。不同的是布局布线后的仿真添加了信号线的延迟信息和寄生参数，所以 最为接近实际的芯片。4. 物理验证：通常包括版图设计规则检查（Design Rule Check，DRC）、版图电路图 一致性检查（Layout Versus Schematic，LVS）和电气规则检查（Electronic Rule Check， ERC）等。5. 版图交付：即版图集成，形成最终交付晶圆代工厂生产的版图。模拟类 EDA 简介：模拟芯片设计模拟芯片设计流程相对简单，可分为前端功能设计与后端物理实现。前端负责定义输入 与输出关系、规范时序/功耗等参数范围，将功能目标进行量化，并通过反复仿真与验证 优化电路结构。后端则依据相关参数要求，实现由设计电路向图形格式的转换，并经过 仿真验证环节后，完成模拟芯片设计版图的制作。1. 电路图输入：模拟电路的设计从原理图设计开始。设计师根据前期电路性能需求选择 合适的基础元器件，形成一定的组合，设计出符合需求的电路结构。原理图包含抽象化 的器件符号及连线，这些符号表示晶体管、电阻、电容等。2. 电路前仿真：为了确保电路工作正确，设计师需要用到电路仿真工具以模拟电路的功 能、性能等。仿真环节使设计师不用将电路真正制造出来去检查电路是否正确，节省了 大量的时间和成本。3. 版图设计：版图设计主要包括版图的布局和布线，通过版图设计工具将每个器件放置 到合适位置，并用图形将各个器件进行正确的连接。在版图设计的过程中，设计师需要 考虑元器件电阻、电容等实际的物理问题。4. 物理验证：版图设计完成后，需进行物理验证。物理验证是指判定版图是否满足工艺 制造规范以及是否与电路图一致的验证过程，包括设计规则检查（DRC）和电路图一致 性检查（LVS），以确保版图与原理图一致并且符合晶圆制造的要求。5. 寄生参数提取：同数字芯片设计。6. 电路后仿真：对包含寄生参数的后仿真电路网表再次进行仿真，验证电路实际工作的 各项功能和性能，仿真方法与电路前仿真相同。7. 版图交付：在所有检查和验证都正确无误的前提下，传递版图文件给代工厂生成掩模 图形，并生产芯片。2 三个维度看行业竞争优势产业格局：龙头晶圆厂商的长期合作方占据一定优势产业三角结合紧密。产业链关系层面，代工厂商、EDA 厂商与 IC 设计厂商构成三角关 系，其中代工厂作为基础模型供给方，定期向 EDA 厂商提供工艺设计工具包（PDK）， 帮助其实现技术迭代更新。而下游 IC 设计厂商作为需求方，采购 EDA 及相关定制化服 务以满足芯片设计需求，并在芯片设计完成后交付代工厂商代为生产。三者结合紧密， 循环迭代促进产业持续发展。合作方层面，代工厂（晶圆厂）所提供的工艺设计工具包（PDK）是 EDA 行业的核心 要素之一。在制程逐渐缩小，芯片设计成本呈几何式放大的背景下，代工厂的原版数据 包是保证 EDA 设计、仿真正确无误的坚强保障，同时数据包的实时更新也确保了 EDA 工具能满足最前沿 IC 设计需求，因此 EDA 厂商与代工厂商的紧密合作是行业发展的必 然结果。随着制程工艺的逐渐提升，相关软硬件资本开支大幅提升，先进制程逐渐由台 积电等少数几家代工厂商垄断，考虑到 IC 设计行业价值量集中于尖端芯片领域，与龙 头晶圆厂商存在长期合作关系的 EDA 厂商存在一定竞争优势。下游客户层面，对于国内 EDA 厂商（华大九天、概伦电子、广立微等），其前五大客户 营收占比均处于高位，客户集中度较高。但从前五大客户构成角度看，前五大客户销售 收入梯度差较大，EDA 软件销售（不含技术服务）市场存在长尾市场特征，即大部分公 司采购 EDA 的金额的绝对值较低。从产品力维度看，对于 EDA 厂商，更广泛的客户覆 盖范围意味着更好的业绩持续性与更强的产品通用性，因此客户集中度更低的 EDA 厂 商在竞争中占据一定优势（ProPlus 是概伦电子经销商，非单一大客户）。业绩周期：数字类 EDA 厂商或存在更大业绩弹性销售模式层面，当前海外 EDA 厂商商业模式多为“限时许可模式+预售模式+维护和专 业服务收费模式”，其中限时许可模式营收占比较高，其以 liscense 的形式发放 EDA 工 具使用许可，并按合同履行时间的比例确认收入。该类收费模式较为平滑，受集成电路 产业波动影响较小，使得全球 EDA 市场呈现出弱周期性特征（相对集成电路市场而言）。而国内 EDA 厂商收费模式更近似于买断制，后续维护、更新仅收取少量费用。买断制 模式下，下游客户（IC 设计厂商）将根据产业景气度决定 EDA 采购量，故国内 EDA 厂 商业绩将受到集成电路产业变动影响，呈现出更强的周期性。下游 IC 设计厂商的“无 形资产-软件”账面原值变动情况可视为该厂商 EDA 采购开销的一种近似。以 2019 年 为例，当年集成电路销售额受存储器价格影响而大幅下降，部分 IC 设计厂商减少了对 EDA 的采购开支，与其 2020 年 EDA 采购开销形成对比。3 市场空间：具备自研跨细分行业能力的厂商或存在较大成长潜力数字与模拟类 EDA 产品细分市场空间差距较小国内市场是未来国产 EDA 厂商的主要的业绩增量来源。业务结构层面，过往国内 EDA 厂商营收构成中海外业绩收入曾占据一定比例，但随着 2018 年中美贸易纠纷后国产替 代的大力推进，国内营收高速增长，占比持续提升。从替换难易程度考虑，短期内国内 市场是未来国产 EDA 厂商的主要的业绩增量来源。考虑到国内 EDA 相关公司短期内业绩增长主要来源于国内市场，则国内数字/模拟类 EDA 市场空间决定其短期成长上限，而市场空间主要由下游 IC 设计公司采购额度决定， 且 EDA 细分市场空间受对应 IC 设计细分市场大小影响。近年来我国集成电路市场高速增长，由 2013 年的 2509 亿元增长至 2020 年的 8848 亿 元，7 年复合增速高达 19.73%。同时，IC 设计产业占比持续提升，由 2013 年的 32.24% 提升至 2020 年的 42.7%，价值量相对较低的封测环节则占比逐渐缩小，彰显我国集成 电路行业竞争力的持续上升，并直接带动 EDA 产业的蓬勃发展。具体到模拟集成电路市场，2013-2018 年中国模拟集成电路市场规模由 1475 亿元增长 至 2273 亿元，5 年复合增速为 9.16%，增速小于集成电路行业整体增速且增速波动幅 度相对较小，凸显行业弱周期特性。以我国同期 IC 设计产业占比对模拟 IC 设计市场进 行测算可得，2020 年我国模拟 IC 设计市场规模约为 1157 亿元。结合我国历年来国内 IC 设计市场规模，则可通过倒减的方式对“数字+射频”类芯片的 IC 设计市场规模进行测算。测算可得，2020 年我国“数字+射频”类芯片 IC 设计市场 规模约为 2621 亿元，增速整体处于高位但波动较大。考虑到市场规模本质上是业内公司营业收入的加总，而业内公司营业收入的总和与下游 客户的采购支出相等，则可通过对下游客户采购支出进行测算，继而得到对应产品的市 场规模。以模拟类 EDA 为例，可通过统计下游模拟 IC 设计厂商每年对 EDA 的采购支 出比例（以“无形资产-软件-本期增加值”测算），来测算模类 EDA 市场规模。2020-2021H1 我国主要模拟 IC 设计企业的“无形资产-软件-本期增加值”占当 年营收比均小于 1%，即模拟类 EDA 市场规模小于等于模拟 IC 设计市场规模的 1%。 此处取乐观假设“模拟类 EDA 市场规模约等于模拟 IC 设计市场规模的 1%”，可得 2020 年模拟类 EDA 市场规模约为 11.57 亿元。整体来看，无论是在 EDA 采购的投入比例还是绝对值方面，数字 IC 设计厂商均高于模 拟 IC 设计厂商，且其 EDA 采购投入也存在着更大的波动性，与数字 IC 市场的波动性 较为吻合。从细分产品类型看，CPU/GPU 相关 IC 设计厂商对 EDA 的投入更高。国内 “数字+射频”类 EDA 市场空间可由两种方式测算，其一是采用第三方给出的国内 EDA 市场规模倒减模拟类 EDA 市场规模，其二是以乐观假设“数字与射频类 EDA 市场规模 约等于其 IC 设计市场规模的 2%”，对数字与射频类 EDA 整体市场规模做测算。从总体市场规模出发，国内“数字+射频”类 EDA 市场空间大于模拟类 EDA 市场空间， 但与模拟芯片相比，数字芯片设计也存在着更多的细分环节，仅粗略划分即可分为前端 设计，前端仿真，后端设计，后端仿真四大类，尽管各细分环节价值量存在一定差异， 但单个细分环节数字类 EDA 产品市场空间与模拟类 EDA 相差不大。且当前国产数字 类 EDA 厂商跨细分环节业务较少，而模拟类 EDA 行业已出现全流程覆盖国产厂商。从 细分环节角度看，各国产 EDA 厂商面临的市场空间差距较小，因此跨细分行业能力成 为 EDA 厂商成长核心。复盘海外，对比国内：具备跨细分行业能力的公司或拥有更大成 长潜力当前全球 EDA 市场处于新思科技、铿腾电子、西门子 EDA 三家厂商垄断的格局，行业 高度集中，2020 年三大国际 EDA 巨头全球市场占有率超过 77%。复盘过往历史可知， 三大巨头均是以其核心 EDA 产品为锚，在持续高研发投入的同时，通过不断拓展、兼 并、收购实现各环节各设计环节覆盖，逐步形成全流程解决方案，并最终实现寡头垄断 格局。考虑到芯片设计成本极高，EDA 各环节“点工具”的市场竞争力一方面体现在产品性能， 另一方面则体现在成功运用案例。而成功案例往往需要较长时间积累，因此以自研实现 跨细分环节竞争在 EDA 行业难度较大，兼并收购是短期内实现业务扩张，抢占市场的 必然选择。从海外龙头历史复盘看，当前三巨头新思科技、铿腾电子、西门子 EDA 在 超过三十年的发展历史中，各自进行过 50 起以上的兼并收购，其中新思科技更是通过 100 起以上的兼并收购成为全球第一大 EDA 公司，构建了较高的生态壁垒。从被收购方角度出发，被兼并收购的前提是公司市值成长可能性缩减或收购方给予较高 溢价。市值成长性缩减体现在业绩上是细分市场市占率天花板被触及，营收增速不断放 缓，体现在估值上则是估值持续处于低位且无跃升空间。以新思科技为例，2002 年以 来行业整体估值持续下滑，收购并购却较过去更为频繁。当前我国 EDA 相关厂商仍处于成长初期，业绩增速较高，市值存在持续成长可能。且 一二级市场存在较大估值差距，高溢价收购模式难以跑通，因此短期内 EDA 相关厂商 通过收并购实现业务扩张较为困难。潮流下，产品自研或成为跨细分行业的主要方式。的本质在于尽最大 可能为国产产品提供试用空间，有利于国产 EDA 厂商积累成功案例，对其产品自研乃 至跨细分行业竞争较为友好。当前国内 EDA 厂商主营业务重合度较低，分散于芯片设 计各细分环节，对应细分市场空间偏小。研发投入力度强，具备自研跨行业能力的公司， 或可在更长时间维度上保持业绩高速增长，并实现体量跃升。