半导体存储器和可编程逻辑器.ppt

第第7 7章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件7.1 概述概述1.集成电路分类集成电路分类 包括门、触发器、计数器、译码器、数据选择器。包括门、触发器、计数器、译码器、数据选择器。（1）标准中小规模集成电路）标准中小规模集成电路标准产品的特点是：批量大，成本低，价格便宜。是数字系统传统标准产品的特点是：批量大，成本低，价格便宜。是数字系统传统设计中使用的主要逻辑器件。设计中使用的主要逻辑器件。缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。复杂，焊点多，使电路的可靠性差，功耗大。（2）微处理器）微处理器缺点：工作速度不够高，另外，这类芯片一般要用多片标缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。准集成电路构成外围电路才能工作。这类电路的特点：器件密度高，逻辑功能可由软件配置，这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。用它所构成的数字系统硬件规模小，系统灵活性高。半导体存储器是现代数字系统特别是计算机中的重要组成半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。部分之一。它用于存放二进制信息，每一片存储芯片包含它用于存放二进制信息，每一片存储芯片包含大量的存储单元，每一个存储单元由唯一的地址代码加以大量的存储单元，每一个存储单元由唯一的地址代码加以区分。区分。（3）半导体存储器）半导体存储器（4）专用集成电路（）专用集成电路（ASIC）（Application Specific Integrated Circuit）ASIC是为满足一种或几种特定功能而设计制造的集成电是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高，路芯片，密度高，ASIC芯片能取代由若干个中小规模电芯片能取代由若干个中小规模电路组成的电路板，甚至一个完整的数字系统路组成的电路板，甚至一个完整的数字系统ASIC分类：分类：ASIC属用户定制电路。（属用户定制电路。（Custom Design IC).).包括全定制和半定制两种。包括全定制和半定制两种。全定制（全定制（Full custom design IC):半导体生产厂家根据用户半导体生产厂家根据用户的特定要求专门设计并制造。的特定要求专门设计并制造。特点：生产周期长，费用高，风险大。在大批量定型产品特点：生产周期长，费用高，风险大。在大批量定型产品中使用。中使用。半定制（半定制（Semi-custom design IC):半导体生产厂家设计并半导体生产厂家设计并制造出的标准的半成品芯片。制造出的标准的半成品芯片。在硅片上预先做好大量相同的基本单元电路，并把它整在硅片上预先做好大量相同的基本单元电路，并把它整齐地排成阵列，这种半成品芯片称为齐地排成阵列，这种半成品芯片称为母片母片。母片母片可由厂家可由厂家大批量生产。大批量生产。当用户需制作满足特定要求的当用户需制作满足特定要求的ASIC芯片时，可根据设芯片时，可根据设计要求选择计要求选择母片母片，由用户或厂家设计出连线版图，再由器，由用户或厂家设计出连线版图，再由器件生产厂家经过件生产厂家经过金属连线金属连线等简单工艺，制成成品电路。等简单工艺，制成成品电路。缺点缺点：用户主动性差，使用不方便。：用户主动性差，使用不方便。特点特点：周期较短，成本较低，风险小。：周期较短，成本较低，风险小。半定制电路分类：半定制电路分类：门阵列门阵列（Gate Array)可编程逻辑器件可编程逻辑器件(PLD)(Programmable Logic Device)芯片上的电路和金属引线由半导体厂家做好，其逻辑功能芯片上的电路和金属引线由半导体厂家做好，其逻辑功能由用户开发实现。由用户开发实现。特点：集成度高，速度快，灵活性好，可重复编程。电路特点：集成度高，速度快，灵活性好，可重复编程。电路设计方便，风险低。设计方便，风险低。2.PLD器件的连接表示方法器件的连接表示方法固定连接固定连接可编程连接可编程连接不连接不连接（1）PLD 器件的连接表示法器件的连接表示法（2）门电路表示法）门电路表示法1AA1AAAA反向缓冲器反向缓冲器ABC&FA B C&F与门与门 ABC1FA B C1F或门或门 缓冲器缓冲器（3）阵列图阵列图1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=17.2 半导体存储器半导体存储器7.2.1 半导体存储器概述半导体存储器概述半导体存储器半导体存储器是用半导体器件来存储二值是用半导体器件来存储二值信息的大规模集成电路。信息的大规模集成电路。优点优点:集成度高、功耗小、可靠性高、价格集成度高、功耗小、可靠性高、价格低、体积小、外围电路简单、便于自动化低、体积小、外围电路简单、便于自动化批量生产等。批量生产等。1.半导体存储器的分类半导体存储器的分类（1）按存取方式分类）按存取方式分类 只读存储器只读存储器（Read Only Memory，ROM）随机存取存储器随机存取存储器（Random Access Memory，RAM）ROM存放固定信息存放固定信息,只能读出信息只能读出信息,不能写入信息不能写入信息.当电源切断时当电源切断时,信息依然保留信息依然保留.RAM可以随时从任一指定地址读出数据可以随时从任一指定地址读出数据,也可也可以随时把数据写入任何指定的存储单元以随时把数据写入任何指定的存储单元.（2）按制造工艺分类）按制造工艺分类双极型半导体存储器双极型半导体存储器MOS型半导体存储器型半导体存储器以双极型触发器为基本存储单元，具有工作速度快、功耗大、以双极型触发器为基本存储单元，具有工作速度快、功耗大、价格较高的特点，主要用于对速度要求较高的场合，如在计算价格较高的特点，主要用于对速度要求较高的场合，如在计算机中用作高速缓冲存储器。机中用作高速缓冲存储器。以以MOS触发器或电荷存储结构为基本存储单元，具有集成度高、触发器或电荷存储结构为基本存储单元，具有集成度高、功耗小、工艺简单、价格低的特点，主要用于大容量存储系统功耗小、工艺简单、价格低的特点，主要用于大容量存储系统中，如在计算机中用作主存储器。中，如在计算机中用作主存储器。2.半导体存储器的主要技术指标半导体存储器的主要技术指标（1）存储容量）存储容量 指存储器所能存放的二进制信息的总量指存储器所能存放的二进制信息的总量（2）存取时间）存取时间 一般用一般用读（或写）周期读（或写）周期来描述，连续两次读（或写）来描述，连续两次读（或写）操作的最短时间间隔称为读（或写）周期。操作的最短时间间隔称为读（或写）周期。7.2.2 只读存储器只读存储器(ROM)按数据的写入方式分类按数据的写入方式分类固定固定 ROM可编程可编程 ROM1.固定固定 ROM（1）ROM的结构的结构.A0A1An-1地地址址译译码码器器存储阵列存储阵列 2nmW0W1W2n-1F0 F1Fm-1字线字线位线位线地址线地址线1)地址译码器为二进制译码器地址译码器为二进制译码器,即全译码结构即全译码结构.(地址线地址线为为n根根,译码器输出为译码器输出为2n根字线根字线,说明存储阵列中有说明存储阵列中有2n个个存储单元存储单元)2)存储阵列输出有存储阵列输出有m根位线根位线,说明每个说明每个存储单元存储单元有有m位位,即即 一个字有一个字有m位二进制信息组成位二进制信息组成.每一位称为一个每一位称为一个基本存基本存 储单元储单元.3)存储器的容量定义为存储器的容量定义为:字数字数位数位数(2nm).（2）一个二极管）一个二极管ROM的例子的例子A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 021 1 0 0 1 0 1A11A0&W0W1W2W3F0F1F2F3位线位线字线字线 W0W3为地址译码器的输出为地址译码器的输出 Wi=mi (mi为地址码组成为地址码组成 的最小项）的最小项）当当A1A0=00时，时，W0=1,F0F1F2F3=0100(一个字）；一个字）；当当A1A0=01时，时，W1=1,F0F1F2F3=1001(一个字）；一个字）；当当A1A0=10时，时，W2=1,F0F1F2F3=0110(一个字）；一个字）；当当A1A0=11时，时，W3=1,F0F1F2F3=0010(一个字）。一个字）。将地址输入和将地址输入和Fi之间的关系填入真值表得：之间的关系填入真值表得：地址地址 数据数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 021 1 0 0 1 0 F0=A1A0F1=A1A0+A1A0F2=A1A0+A1A0F3=A1A0ROM实际是一种组合电路结构。实际是一种组合电路结构。阵列图阵列图与阵列：与阵列：表示译表示译码器。码器。或阵列：或阵列：表示存表示存储阵列。储阵列。存储容量为：存储容量为：44 地址地址 数据数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 021 1 0 0 1 0 1A11A0&1111F0F1F2F3m0m1m2m32.可编程可编程ROM用户可根据需要自行进行编程的存储器用户可根据需要自行进行编程的存储器.一次性可编程一次性可编程 ROM（Programmable Read Only Memory，PROM）光可擦除可编程光可擦除可编程ROM（Erasable Programmable Read Only Memory，EPROM）电可擦除可编程电可擦除可编程 ROM（Electrical Erasable Programmable Read Only Memory，E2PROM）快闪存储器快闪存储器（Flash Memory）位线位线字线字线编程为一次性的编程为一次性的,烧断的熔丝烧断的熔丝不能再接上不能再接上.当在该位上需要存当在该位上需要存0时时,通过通过编程编程,烧断熔丝烧断熔丝;当需存当需存1时时,保留熔丝保留熔丝.（1）一次性可编程）一次性可编程 ROM（PROM）PROM的结构图的结构图（2）光可擦除可编程）光可擦除可编程ROM（EPROM）EPROM 是一种可以多次擦除和改写内容的是一种可以多次擦除和改写内容的 ROM。它与它与PROM 的总体结构相似，只是采用了不同的存储单元。的总体结构相似，只是采用了不同的存储单元。1）浮栅注入）浮栅注入 MOS 管（管（FAMOS 管）管）存储单元采用两只存储单元采用两只 MOS管管缺点：缺点：集成度低、击穿电压高、速度较慢集成度低、击穿电压高、速度较慢层叠栅存储单元层叠栅存储单元 2）叠层栅注入）叠层栅注入 MOS 管（管（SIMOS 管）管）叠层栅叠层栅MOS管剖面示意图管剖面示意图 控制栅控制栅与字线与字线 相连，控制信息的相连，控制信息的读出和写入读出和写入浮栅浮栅埋在二氧化硅绝缘层，埋在二氧化硅绝缘层，处于电处于电“悬浮悬浮”状态，状态，不与外部导通，注入电不与外部导通，注入电荷后可长期保存荷后可长期保存1 信息信息：出厂时所有存储单元的出厂时所有存储单元的浮栅均无电荷浮栅均无电荷，可认为全部存储了，可认为全部存储了1 信息。信息。0 信息信息：在在 SIMOS 管的漏极和源极（地）之间加上较高的电压（约管的漏极和源极（地）之间加上较高的电压（约 25V），形成雪崩击穿现象，产生大量高能电子。，形成雪崩击穿现象，产生大量高能电子。同时在控制栅极上加高压正脉冲（同时在控制栅极上加高压正脉冲（50ms，25V），则在控制栅，则在控制栅正脉冲电压的吸引下，部分高能电子将穿过二氧化硅层到达浮正脉冲电压的吸引下，部分高能电子将穿过二氧化硅层到达浮栅，被浮栅俘获，浮栅注入电荷，栅，被浮栅俘获，浮栅注入电荷，注入电荷的浮栅注入电荷的浮栅可认为写入可认为写入 0。信息写入信息写入 栅极加栅极加+5V电压，该电压，该SIMOS管不导通，只能读出所存储的内容，管不导通，只能读出所存储的内容，不能写入信息。不能写入信息。正常工作正常工作信息擦除信息擦除紫外线照射紫外线照射SIMOS管时，浮栅上的电子形成光电流而泄放，又管时，浮栅上的电子形成光电流而泄放，又恢复到编程前的状态，即将其存储内容擦除。恢复到编程前的状态，即将其存储内容擦除。常用的常用的EPROM集成芯片集成芯片 Intel 2716（2K8位）、位）、2732（4K8位）、位）、2764（8K8位）、位）、27128（16K8位）、位）、27256（32K8位）位）实际中，实际中，EPROM芯片的编程和擦除操作是使用专门的编程器芯片的编程和擦除操作是使用专门的编程器和擦除器完成的。和擦除器完成的。一个一个EPROM芯片：芯片：Intel 2716CE是片使能端；是片使能端；OE是数据输出使能端；是数据输出使能端；VPP是编程写入电源输入端。是编程写入电源输入端。容量：容量：2K8位位受光窗口受光窗口VCCVPPOECEGND1121324A8A9A7A6A5A4A3A2A1A0D0D1D2D7D6D5D4D3A10工作方式工作方式读读 出出未选中未选中待待 机机编编 程程禁止编程禁止编程校验读出校验读出CEOEVPP数据线数据线D7D0的状态的状态0 0 +5V 读出的数据读出的数据 1 +5V 高高 阻阻 1 +5V 高高 阻阻1 +25V 写入的数据写入的数据0 1 +25V 高高 阻阻0 0 +25V 读出校验数据读出校验数据2716工作方式工作方式（3）电可擦除可编程）电可擦除可编程ROM（E2PROM）特点：特点：编程和擦除均由电完成；编程和擦除均由电完成；既可整片擦除，也可使某些存储单元单独擦除；既可整片擦除，也可使某些存储单元单独擦除；重复编程次数大大高于重复编程次数大大高于EPROM.E2PROM存储单元存储单元 T2是门控管是门控管T1是浮栅隧道氧化层是浮栅隧道氧化层MOS管（简称管（简称Flotox管）管）Flotox管剖面示意图管剖面示意图 1 状态：状态：令令Wi=1、Yj=0，则，则T2导通，导通，T1漏极漏极D1接近接近0电平，然后在擦写栅电平，然后在擦写栅G1加上加上21V正脉冲，就可以在浮栅与漏极区之间的极薄绝缘层内正脉冲，就可以在浮栅与漏极区之间的极薄绝缘层内出现隧道，通过隧道效应，使电子注入浮栅。出现隧道，通过隧道效应，使电子注入浮栅。0 状态：状态：擦写栅接擦写栅接0电平、电平、Wi=1、Yj加上加上21V正脉冲，使正脉冲，使T1漏极获得大漏极获得大约约+20V的高电压，则浮栅上的电子通过隧道返回衬底，则浮的高电压，则浮栅上的电子通过隧道返回衬底，则浮栅上就没有注入电子，定义为栅上就没有注入电子，定义为0状态。状态。信息写入信息写入根据根据浮栅上是否注入电子浮栅上是否注入电子来定义来定义0和和1状态状态浮栅注入电子是利用浮栅注入电子是利用隧道效应隧道效应进行的进行的。信息读出信息读出 读出读出1：擦写栅加擦写栅加+3V电压，字线加电压，字线加+5V正常电平，这时正常电平，这时T2管管导通，若浮栅上有注入电子，则导通，若浮栅上有注入电子，则T1不能导通，在位线不能导通，在位线上可读出上可读出1.读出读出0:若浮栅上没有注入电子，则若浮栅上没有注入电子，则T1导通，在位线上可读导通，在位线上可读出出0。擦写栅和待擦除单元的字线上加擦写栅和待擦除单元的字线上加21V的正脉冲，漏的正脉冲，漏极接低电平，即可使存储单元回到写入极接低电平，即可使存储单元回到写入0前的状态，前的状态，完成擦除操作。完成擦除操作。早期早期E2PROM芯片都需用高电压脉冲进行编程和擦芯片都需用高电压脉冲进行编程和擦写，由专用编程器来完成。写，由专用编程器来完成。但目前绝大多数但目前绝大多数E2PROM集成芯片都在内部设置了集成芯片都在内部设置了升压电路，使擦、写、读都可在升压电路，使擦、写、读都可在+5V电源下进行，电源下进行，不需要编程器。不需要编程器。信息擦除信息擦除（4）快闪只读存储器（）快闪只读存储器（Flash Memory）快闪只读存储器快闪只读存储器是在吸收是在吸收E2PROM擦写方便擦写方便和和EPROM结构简单、结构简单、编程可靠编程可靠的基础上研制出来的一种新型器件。的基础上研制出来的一种新型器件。SST39VF6401A 容量：容量：64Mbits读取时间：读取时间：70ns 写入时间：写入时间：7us（写入前必须擦除）（写入前必须擦除）擦除时间：擦除时间：Chip-Erase time:40ms Sector-Erase time:18ms(2k words)Block-Erase time:18ms(32k words)擦除次数：擦除次数：100000次次 保存时间：保存时间：100年年 快闪存储器存储单元快闪存储器存储单元 叠栅叠栅MOS管剖面示意图管剖面示意图 1 状态：状态：浮栅未注入电子，相当于存储浮栅未注入电子，相当于存储1。0 状态：状态：利用雪崩注入的方法使浮栅充电，相当于存储利用雪崩注入的方法使浮栅充电，相当于存储0；信息写入信息写入与与EPROM相同相同读出读出1：反之，若浮栅上有注入电子，叠栅反之，若浮栅上有注入电子，叠栅MOS管截止，位线管截止，位线输出高电平。输出高电平。读出读出0:令令Wi=1，Vss=0，若浮栅上没有注入电子，则叠栅，若浮栅上没有注入电子，则叠栅MOS管导通，位线输出低电平；注入电子，则管导通，位线输出低电平；注入电子，则T1导导通，在位线上可读出通，在位线上可读出0。信息读出信息读出信息擦除信息擦除快闪只读存储器的擦除方法与快闪只读存储器的擦除方法与E2PROM类似，是利类似，是利用隧道效应来完成的。在擦除状态下，控制栅用隧道效应来完成的。在擦除状态下，控制栅G处处于于0电平，源极加入高压脉冲（电平，源极加入高压脉冲（12V），在浮栅与源），在浮栅与源区间很小的重叠区域产生隧道效应，使浮栅上的电区间很小的重叠区域产生隧道效应，使浮栅上的电荷经隧道释放。荷经隧道释放。的应用的应用1)实现组合逻辑函数实现组合逻辑函数用用PROM实现组合逻辑函数实现组合逻辑函数,实际上是利用实际上是利用PROM中的中的最小项最小项,通过或阵列编程通过或阵列编程,达到设计目的达到设计目的.F1(A,B,C)=m(1,5,6,7)F2(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例例:用用PROM实现逻辑函数实现逻辑函数:1A&111F1F2F31B1C&m0m1m2m3m4m5m6m72)存放数据表和函数表存放数据表和函数表:例如三角函数、对数、乘例如三角函数、对数、乘 法等表格。法等表格。3）存放调试好的程序。）存放调试好的程序。*2）、）、3）是）是PROM的主要用途。的主要用途。7.2.3 随机存取存储器随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据可以随时从任一指定地址读出数据,也可以随时把数也可以随时把数据写入任何指定的存储单元据写入任何指定的存储单元.RAM在计算机中主要用来存放程序及程序执行过程中产在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等生的中间数据、运算结果等.RAM按工艺分类：按工艺分类：1）双极型双极型；2）场效应管型场效应管型。场效应管型分为：场效应管型分为：1）静态静态；2）动态动态。1.RAM的结构的结构.A0A1An-1地地址址译译码码器器存存 储储矩矩 阵阵 W0W1W2n-1字线字线地址线地址线读写读写/控制电路控制电路读写读写/控制控制(R/W)片选片选(CS)数据输入数据输入/输出输出 (I/O)ENEN11I/ODR/W当片选信号当片选信号CS无效时无效时,I/O对外呈高阻对外呈高阻;当片选信号当片选信号CS有效时有效时,由由R/W信号决定读或写信号决定读或写,根据根据地址信号地址信号,通过通过I/O输出或输入输出或输入.(I/O为双向三态结构为双向三态结构)2.RAM的存储单元的存储单元（1）SRAM基本存储单元基本存储单元 (以六管以六管NMOS静态存储单元为例静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位位线线Bj位位线线Bj存储存储单元单元11I/OI/OQQ（2）DRAM基本存储单元基本存储单元DRAM的基本存储电路由动态的基本存储电路由动态MOS基本存储单元组成。基本存储单元组成。DMOS基本存储单元通常利用基本存储单元通常利用MOS管栅极电容或其它寄管栅极电容或其它寄生电容的电荷存储效应来存储信息。生电容的电荷存储效应来存储信息。电路结构（以单管动态存储单元为例）电路结构（以单管动态存储单元为例）位线位线数据线数据线 (D)字选线字选线TCSCD输出输出电容电容写信息：写信息：字选线为字选线为1，T导通，导通，数据数据D经经T送入送入CS.读信息：读信息：字选线为字选线为1，T导通，导通，CS上的数据经上的数据经T送入位线的等送入位线的等效电容效电容CD.特点：特点：1）当不读信息时，电荷在电容）当不读信息时，电荷在电容CS上的保上的保 存时间约为数毫秒到数百毫秒；存时间约为数毫秒到数百毫秒；2）当读出信息时，由于要对）当读出信息时，由于要对CD充电，使充电，使 CS上的电荷减少。为破坏性读出。上的电荷减少。为破坏性读出。3）通常在）通常在CS上呈现的代表上呈现的代表1和和0信号的电平信号的电平 值相差不大，故信号较弱。值相差不大，故信号较弱。结论：结论：1）需加刷新电路；）需加刷新电路；2）输出端需加高鉴别能力的输出放大器。）输出端需加高鉴别能力的输出放大器。3）容量较大的）容量较大的RAM集成电路一集成电路一 般采用单管电般采用单管电 路。路。4）容量较小的）容量较小的RAM集成电路一集成电路一 般采用三般采用三 管或四管或四 管电路。多管电路结构复杂，但外围电路简管电路。多管电路结构复杂，但外围电路简 单。单。3.RAM容量的扩展容量的扩展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4（1）RAM的位扩展的位扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将将2114扩展为扩展为1K8位位的的RAM（2）RAM的字扩展的字扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WI/O1I/O2I/O3I/O411-2译码器译码器A10将将2114扩展为扩展为2K4位的位的RAM7.3 可编程逻辑器件可编程逻辑器件(PLD)7.3.1 PLD概述概述数字逻辑器件分类数字逻辑器件分类(按照逻辑功能的特点分按照逻辑功能的特点分)通用型通用型专用型专用型通用性强，但逻辑功能较简单、且固定不变通用性强，但逻辑功能较简单、且固定不变;构成的系统功耗体积大、可靠性差构成的系统功耗体积大、可靠性差;中、小规模数字集成电路都属于通用型。中、小规模数字集成电路都属于通用型。为某种专门用途而设计的集成电路；为某种专门用途而设计的集成电路；成本较高、周期较长。成本较高、周期较长。矛矛盾盾PLDPLD的特点的特点2）逻辑功能可由用户通过对器件编程自行设定，且具有）逻辑功能可由用户通过对器件编程自行设定，且具有 专用型器件构成数字系统专用型器件构成数字系统体积小、可靠性高体积小、可靠性高的优点；的优点；1）作为通用型器件生产的，具有批量大、成本低的特点；）作为通用型器件生产的，具有批量大、成本低的特点；4）增强了设计的灵活性，减轻了电路图和电路板设计的）增强了设计的灵活性，减轻了电路图和电路板设计的 工作量和难度，提高了工作效率；工作量和难度，提高了工作效率；3）改变了传统数字系统采用通用型器件实现系统功能的）改变了传统数字系统采用通用型器件实现系统功能的 设计方法；设计方法；5）PLD已在计算机硬件、工业控制、现代通信、智能仪已在计算机硬件、工业控制、现代通信、智能仪 表和家用电器等领域得到愈来愈广泛的应用。表和家用电器等领域得到愈来愈广泛的应用。1.PLD的分类的分类（1）低密度）低密度PLD（SPLD）每个芯片集成的逻辑门数大约在每个芯片集成的逻辑门数大约在1000门以下门以下可编程只读存储器（可编程只读存储器（PROM）可编程逻辑阵列（可编程逻辑阵列（Programmable Logic Array，简称，简称PLA）可编程阵列逻辑（可编程阵列逻辑（Programmable Array Logic，简称，简称PAL）通用阵列逻辑（通用阵列逻辑（Generic Array Logic，简称，简称GAL)可擦除的可编程逻辑器件可擦除的可编程逻辑器件 （Erasable Programmable Logic Array，简称，简称EPLD）复杂的可编程逻辑器件复杂的可编程逻辑器件 （Complex Programmable Logic Array，简称，简称CPLD）现场可编程门阵列现场可编程门阵列 （Field Programmable Gate Array，简称，简称FPGA）（2）高密度）高密度PLD 每个芯片集成的逻辑门数达数千门，甚至上万门，每个芯片集成的逻辑门数达数千门，甚至上万门，具有在系统可编程或现场可编程特性，可用于实现具有在系统可编程或现场可编程特性，可用于实现较大规模的逻辑电路较大规模的逻辑电路2.PLD的基本结构（1）“与或与或”阵列结构（乘积项结构阵列结构（乘积项结构）输输入入输输出出输输入入电电路路与与阵阵列列或或阵阵列列输输出出电电路路PLD与或阵列结构框图与或阵列结构框图 互补互补输入项输入项与项与项或项或项反馈项反馈项 根据根据与与、或或阵列的可编程性，阵列的可编程性，PLD分为三种基本结构。分为三种基本结构。1）与与阵列固定，阵列固定，或或阵列可编程型结构阵列可编程型结构PROM属于这种结构。属于这种结构。2）与与、或或阵列均可编程型结构阵列均可编程型结构PLA(Programmable Logic Array)属于这种结构。属于这种结构。特点：与阵列规模大，速度较低。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。资源利用率高。但编程难度大，缺乏质高价廉的开发工具。3）或或阵列固定，阵列固定，与与阵列可编程型结构阵列可编程型结构PAL(Programmable Array Logic)属于这种结构。属于这种结构。特点：特点：速度快，费用低，易于编程。速度快，费用低，易于编程。当前许多当前许多PLD器件都采用这种结构。器件都采用这种结构。（2）查找表（）查找表（Look-Up-Table,LUT）结构）结构 用存储逻辑的存储单元来实现逻辑运算。用存储逻辑的存储单元来实现逻辑运算。FPGA是属于此类器件。是属于此类器件。RAM存储器预先加载要实现的逻辑函数真值表，输入存储器预先加载要实现的逻辑函数真值表，输入变量作为地址用来从变量作为地址用来从RAM存储器中选择输出逻辑值存储器中选择输出逻辑值。工作原理工作原理类似于用类似于用ROM实现组合逻辑电路。实现组合逻辑电路。7.3.2 可编程阵列逻辑可编程阵列逻辑(PAL)PAL的基本结构的基本结构111&11A0A1A2F1F01.PAL的输出结构的输出结构PAL的与阵列结构类同的与阵列结构类同.但输出结构有多种但输出结构有多种:1)组合输出型组合输出型(这种结构适用于实现组合逻辑电路这种结构适用于实现组合逻辑电路)专用输出结构专用输出结构O&11输入项输入项I共有三种形式共有三种形式:高输出有效高输出有效;低输出有效低输出有效;互补输出互补输出.本例为低本例为低输出有效输出有效 可编程可编程I/O结构结构I/O&11输入项输入项IEN112)寄存器输出型寄存器输出型寄存器输出型结构寄存器输出型结构,内含触发器内含触发器,适应于实现时序逻辑电路适应于实现时序逻辑电路.寄存器输出结构寄存器输出结构Q&11输入项输入项IEN111DCLOCKEN带带异或门异或门的寄存器输出结构的寄存器输出结构Q&11输入项输入项IEN1111D=1CLOCKEN&算算术术运运算算反反馈馈结结构构A11输入项输入项BEN111D=1CLOCKEN&1&1111AAA+BA+BA+BA+B输出输出1EN111DCLKEN&1EN111D&111IN1IN8OUT1OUT8PAL16R8063031PAL的结构代码的结构代码组合型组合型寄存器型寄存器型类型类型代码代码HLPCXPSRXRPRSV含含 义义高有效输出高有效输出低有效输出低有效输出可编程输出极性可编程输出极性互补输出互补输出异或门、可编程输出极性异或门、可编程输出极性积项共享积项共享寄存器型输出寄存器型输出带异或门寄存器型输出带异或门寄存器型输出带可编程极性寄存器型带可编程极性寄存器型带积项共享寄存器型带积项共享寄存器型通用型通用型实实 例例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10请用请用PAL16L8实现实现22乘法器（输入乘法器（输入A1A0和和B1B0分别为分别为两位二进制数，输出为结果两位二进制数，输出为结果F3F2F1F0）。）。逻辑方程为：逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B02.PAL应用举例应用举例1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1 +A0B0+A1A0B1B0以实现以实现F1为例为例3.PAL器件的性能特点器件的性能特点 逻辑功能由用户定义，用可编程方法代替常规逻辑功能由用户定义，用可编程方法代替常规 设计方设计方法；法；编程容易，开发简单，简化了系统设计和布线编程容易，开发简单，简化了系统设计和布线 过程；过程；器件密度大，可代替多片中小规模标准数字集成电路，器件密度大，可代替多片中小规模标准数字集成电路，比用常规器件节省空间；比用常规器件节省空间；器件传输延迟小，工作频率高，有利于提高系统的工作器件传输延迟小，工作频率高，有利于提高系统的工作速度；速度；具有可编程的三态输出，管脚配置灵活，输入输出管脚具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变；数量可变；具有加密功能，有利于系统保密；具有加密功能，有利于系统保密；采用多种工艺制造，可满足不同系统不同场合的各种需采用多种工艺制造，可满足不同系统不同场合的各种需要。要。7.3.3 通用阵列逻辑通用阵列逻辑(GAL)GAL器件继承了器件继承了PAL、PROM等器件的优点，克服等器件的优点，克服了原有了原有PAL器件的不足器件的不足,是现代数字系统设计的理想是现代数字系统设计的理想器件器件.1.GAL基本结构基本结构GAL基本结构和基本结构和PAL大致类似大致类似,只是在输出结构上作只是在输出结构上作了重要改进了重要改进.OLMCEN1111&1&1112919GAL16V8063031OLMCEN112OE(12)(19)11OLMC结构结构10S1=1 PTMUX&13210S1S1XOR(n)AC0AC1(n)3210S1S0Vcc TSMUX FMUX10S OMUX1ENAC0AC1(n)C11D来自来自与门与门阵列阵列来自邻来自邻级输出级输出 (m)QCKOECKOE1反反馈馈I/O(n)乘积项乘积项数据选数据选择器择器三态数据三态数据选择器选择器输出数据输出数据选择器选择器反馈数据选择器反馈数据选择器AC0、AC1(n)及及XOR(n)均为均为GAL器件片内控制字中的结器件片内控制字中的结构控制位。结构控制字共有构控制位。结构控制字共有82位，不同的控制内容，可使位，不同的控制内容，可使OLMC被配置成不同的功能组态。被配置成不同的功能组态。控制字的内容是在编程时由编程器根据用户定义控制字的内容是在编程时由编程器根据用户定义 的管脚的管脚及实现的函数自动写入的。及实现的函数自动写入的。的主要特点的主要特点 通用性强通用性强 100%可编程可编程 速度高速度高,功率低功率低 100%可测试可测试7.3.4 复杂的可编程逻辑器件（复杂的可编程逻辑器件（CPLD）1.CPLD的基本结构的基本结构可编程的逻辑模块可编程的逻辑模块输入输入/输出模块输出模块可编程的内部连线阵列可编程的内部连线阵列以以Lattice公司生产的公司生产的ispLSI1032为例介绍为例介绍CPLD具体结构具体结构 ispLSI1032器件结构器件结构 全局布线区（全局布线区（GRP）通用逻辑模块（通用逻辑模块（GLB）输入输入/输出单元（输出单元（IOC）输出布线区（输出布线区（ORP）时钟分配网络（时钟分配网络（CDN）ispLSI1032的逻辑功能划分框图的逻辑功能划分框图 2.全局布线区（全局布线区（GRP）位于器件的中心，是器件的专用内部互连结构，提供位于器件的中心，是器件的专用内部互连结构，提供高速的内部连线。高速的内部连线。3.通用逻辑模块（通用逻辑模块（GLB）用于实现逻辑功能，它由与阵列、乘积项共享的或逻用于实现逻辑功能，它由与阵列、乘积项共享的或逻辑阵列和输出逻辑宏单元（辑阵列和输出逻辑宏单元（OLMC）组成。）组成。GLB的电路结构图的电路结构图 GLB结构形式与结构形式与GAL类似，做了如下改进：类似，做了如下改进：（1）它的或逻辑阵列采取了乘积项共享的结构形式。）它的或逻辑阵列采取了乘积项共享的结构形式。（2）通过编程可以将）通过编程可以将GLB设置成多种连接模式：设置成多种连接模式：1）标准模式）标准模式 2）高速旁路模式）高速旁路模式 3）异或逻辑模式）异或逻辑模式 4）单乘积项模式）单乘积项模式 5）多重模式）多重模式1）标准模式）标准模式 4个或门的输入分别为个或门的输入分别为4个、个、4个、个、5个和个和7个乘积项的个乘积项的输入，每个触发器的输入可以是或门中的一个或多个，输入，每个触发器的输入可以是或门中的一个或多个，所以最多可以将所以最多可以将20个乘积项的逻辑或输入一个触发器，个乘积项的逻辑或输入一个触发器，实现多乘积项的逻辑函数。实现多乘积项的逻辑函数。2）高速旁路模式）高速旁路模式 将将4个或门的输出直接和个或门的输出直接和4个触发器相连，每个或门只个触发器相连，每个或门只能有能有4个乘积项，分别输入触发器。在这种方式中，或个乘积项，分别输入触发器。在这种方式中，或门的输出不经过共享阵列直接输出，为输出提供了高门的输出不经过共享阵列直接输出，为输出提供了高速通道，减少了电路的延迟，可用于高速计数器的设速通道，减少了电路的延迟，可用于高速计数器的设计。计。3）异或逻辑模式）异或逻辑模式 采用采用4个异或门，每个异或门的输入之一是个异或门，每个异或门的输入之一是4个或门输个或门输出的任意组合，另一个来自乘积项出的任意组合，另一个来自乘积项0、4、8和和13。这种。这种配置模式适合设计计数器、比较器和算术逻辑运算部配置模式适合设计计数器、比较器和算术逻辑运算部件等。件等。4）单乘积项模式）单乘积项模式 乘积项直接与乘积项直接与4个触发器相连，比高速旁路模式减少个触发器相连，比高速旁路模式减少了一级或门的连接，速度最快。了一级或门的连接，速度最快。5）多重模式）多重模式在同一个在同一个GLB中混合使用前中混合使用前4种模式。种模式。4.输入输入/输出单元（输出单元（IOC）IOC的电路结构图的电路结