计算机组成原理试考试题库(含答案内容)-.doc

计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。 ）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C） 。A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址2.某计算机字长是 16 位它的存储容量是 64KB,按字编址,它们寻址范围是（C ） 。A64K B32KB C 32K D 16KB3.某一 RAM 芯片其容量为 512*8 位,除电源和接地端外该芯片引线的最少数目是（C ） 。 A. 21 B. 17 C. 19 D.204.指令系统中采用不同寻址方式的目的主要是( C )。A.实现存储程序和程序控制 B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在( B )。A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈6.RISC 是( A )的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路7CPU 响应中断的时间是 _ C _。A中断源提出请求； B取指周期结束； C执行周期结束；D间址周期结束。8常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。9DMA 访问主存时，让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作_A_。A停止 CPU 访问主存；B周期挪用；CDMA 与 CPU 交替访问；DDMA。10浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式； B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数； D阶码的机器数形式和尾数的机器数形式。11中断向量可提供_C_ 。A被选中设备的地址； B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。13在独立请求方式下，若有 N 个设备，则_B_ 。A有一个总线请求信号和一个总线响应信号； B有 N 个总线请求信号和 N 个总线响应信号；C有一个总线请求信号和 N 个总线响应信号；D 有 N 个总线请求信号和一个总线响应信号。14主存和 CPU 之间增加高速缓冲存储器的目的是_A_。A解决 CPU 和主存之间的速度匹配问题；B 扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。15在计数器定时查询方式下，若计数从 0 开始，则_A_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。16Cache 的地址映象中，若主存中的任一块均可映射到 Cache 内的任一块的位置上，称作 B 。A直接映象；B全相联映象；C组相联映象。17直接寻址的无条件转移指令功能是将指令中的地址码送入 A_。APC； B地址寄存器；C累加器；D ACC。18响应中断请求的条件是_B_。A外设提出中断； B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时。 DCPU 提出中断。19主机与设备传送数据时，采用_A_ ，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D 通道。20一个节拍信号的宽度是指_C_。A指令周期； B机器周期； C时钟周期； D存储周期。二、填空题（共 20 分，每空 1 分）1在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主存，它们是停止 CPU 访问主、周期挪用和 DMA 和 CPU 交替访问主存。2设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-223 )，最小正数为 2129 ，最大负数为 2128 (-21 -223 )，最小负数为-2 127 。3、虚拟存储器中常用的存储管理方式有 _页式虚拟存储_，_段式虚拟存储_，_段页式虚拟存储_。4在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是 T1 = 60nsT 2 = 50nsT 3 = 90nsT 4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。5. 系统总线按传输信息的不同分为地址总线、_数据 _、_控制_三大类。 6. 半导体 SRAM 靠_触发器_存储信息，半导体 DRAM 靠_电容_存储信息。 7. 动态 RAM 的刷新方式通常有_、_、_集中 分散 异步三种。8. CPU 能直接访问 cache_ 和主存_ ，但不能直接访问磁盘和光盘。二、判断题（判断下列各题的正误。对的打“” ，错的打“×” 。每题 1 分，计 10 分） 1、存储单元是存放一个二进制信息的存贮元。×2、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。×3、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。4、引入虚拟存储系统的目的是提高存储速度。×5、方式进行外设与主机交换信息时，不需要向主机发出中断请求。×6、CPU 以外的设备都称外部设备。×7、奇偶校验可以纠正代码中出现的错误。×8、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。9、CPU 访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。×10、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。×四、名词解释（每题 2 分，共 10 分） 1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。2、高速缓冲存储器：介于 CPU 与主存之间，速度较快、容量较小、价格较贵的存储器，引入 CACHE 的目的是提高存储系统的速度。3、程序中断的工作方式：在 CPU 运行主程序时，接受到非预期的中断请求，CPU 暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。4、系统总线：连接机器内部各大部件的信息公共通道。5、微程序：用于解释机器指令的若干条微指令的有序集合。6、 （磁盘的）数据传输率：单位时间传送的二进制信息的字节数。7、DMA 方式：单位时间传送的二进制信息的字节数。8、随机存取方式：一定的硬件和一定的软件组成的有机整体。五、简答题（每小题 5 分，共 30 分）1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么?答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与 RAM 相比 ROM 有何特点？答：ROM 掉电后信息不会丢失，但其中的信息只能读不能随便写。4、与程序中断控制方式相比 DMA 控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成？简要说明它们的作用。 答： 地址译码。选取接口中有关寄存器，也就是选择了 I/O 设备；命令字 /状态字寄存器。供 CPU 输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。8、加快中央处理器与主存之间传输信息的措施有哪些？六、综合题1、设 X=26/32，Y=-15/32,采用二进制变形补码计算X+Y 补 =? 并讨论计算结果。解： 设 X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补 =? 并讨论计算结果。解:X=0.11010 Y= - 0.01111 X+Y补 =0.010111 无溢出 2、00110011，10011110，求？ ？解: 00010010101111113、设有一个具有 12 位地址和 4 位字长的存储器，问：（1）该存储器能存储多少字节信息？（2）如果存储器由 1K×1 位 RAM 芯片组成.需要多少片?（3）需要地址多少位作为芯片选择? （4）试画出该存储器的结构图。解：设有一个具有 12 位地址和 4 位字长的存储器，（1）该存储器能存储 2K 字节信息。（2）如果存储器由 1K×1 位 RAM 芯片组成.需要 16 片。（3）需要地址 2 位作为芯片选择。（4） （图略）4. 某机字长 16 位，内存总容量为 256KW，其中 ROM 占地址范围为 00000HOFFFFH，其余地址空间为 RAM。请用如下存贮芯片为该机设计一个存储器：(1) ROM、RAM 的容量各为多少？(2) 该主存的地址线、数据线各为多少根？(3) 用容量为 32K*16 的 ROM 芯片和 64K*16 的 RAM 芯片构成该存储器，需要 RAM和 ROM 芯片各几片？(4) 画出存储器结构及其与 CPU 连接的逻辑框图解：(1) ROM 64K RAM 192K (2) 数据线有 16 根，地址线有 18 根。 (3) 需 ROM 2 片 ，需 RAM 3 片。 (4) （图略） 5什么是 CPU？CPU 主要由哪些寄存器级的部件组成？CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR、PSW、GR、ALU 、PC 等。（图略）6 画出单总线 CPU 内部框图（寄存器级），拟出加法指令 ADD R1，（R2）的读取与执行流程。源寻址方式采用寄存器间址方式。解: 计算机组成原理试题（一）一、选择题（共 20 分，每题 1 分）1零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。2_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。3所谓三总线结构的计算机是指_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和 DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线 。4某计算机字长是 32 位，它的存储容量是 256KB，按字编址，它的寻址范围是_。A128K；B64K；C64KB；D128KB。5主机与设备传送数据时，采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。6在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示 -1，补码可以表示 -1；B三种机器数均可表示 -1；C三种机器数均可表示 -1，且三种机器数的表示范围相同；D三种机器数均不可表示 -1。7变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量） ；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。8向量中断是_。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。9一个节拍信号的宽度是指_。A指令周期；B机器周期；C时钟周期；D存储周期。10将微程序存储在 EPROM 中的控制器是_控制器。A静态微程序；B毫微程序；C动态微程序；D微程序。11隐指令是指_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个 16 位的二进制数表示浮点数时，下列方案中第_种最好。A阶码取 4 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） ；B阶码取 5 位（含阶符 1 位） ，尾数取 11 位（含数符 1 位） ；C阶码取 8 位（含阶符 1 位） ，尾数取 8 位（含数符 1 位） ；D阶码取 6 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） 。13DMA 方式_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向 CPU 请求中断处理数据传送；D内无中断机制。14在中断周期中，由_将允许中断触发器置“0” 。A关中断指令；B机器指令；C开中断指令；D中断隐指令。15在单总线结构的 CPU 中，连接在总线上的多个部件_。A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。16三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个 16K×8 位的存储器，其地址线和数据线的总和是_。A48；B46；C17；D2218在间址周期中，_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；D以上都不对。19下述说法中_是正确的。AEPROM 是可改写的，因而也是随机存储器的一种；BEPROM 是可改写的，但它不能用作为随机存储器用；CEPROM 只能改写一次，故不能作为随机存储器用；DEPROM 是可改写的，但它能用作为随机存储器用。20打印机的分类方法很多，若按能否打印汉字来区分，可分为_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共 20 分，每空 1 分）1设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则 32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ，最小正数为，最大负数为 ，最小负数为 。2指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给出，另一种是 寻址方式，其指令地址由 给出。3在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是 T1 = 60nsT 2 = 50nsT 3 = 90nsT 4 = 80ns。则加法器流水线的时钟周期至少为 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 。4一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 。尾数右移 1位，阶码 。5存储器由 m（m1，2，4，8）个模块组成，每个模块有自己的 和寄存器，若存储器采用 编址，存储器带宽可增加到原来的 _倍。6按序写出多重中断的中断服务程序包括 、 、 、 和中断返回几部分。三、名词解释(共 10 分，每题 2 分)1微操作命令和微操作 2快速缓冲存储器 3基址寻址 4流水线中的多发技术 5指令字长 四、计算题（5 分）设机器数字长为 8 位（含 1 位符号位） ，设 A ，B ，计算A B补 ，并还原649321成真值。五、简答题（共 20 分）1异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 （4 分）2为什么外围设备要通过接口与 CPU 相连？接口有哪些功能？（6 分）六、问答题（共 15 分）1设 CPU 中各部件及其相互连接关系如下图所示。图中 W 是写控制标志，R 是读控制标志，R 1 和 R2 是暂存器。 （8 分）WRM A RR2R1A C CM D RP CI R微操作命令形成部件A L U存储器内部总线 B u sC P U（1）假设要求在取指周期由 ALU 完成 (PC) + 1PC 的操作（即 ALU 可以对它的一个源操作数完成加 1 的运算） 。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令 ADD # （#为立即寻址特征，隐含的操作数在 ACC 中）在执行阶段所需的微操作命令及节拍安排。2DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA 工作过程的流程图（不包括预处理和后处理）七、设计题（10 分）设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号（低电平有效） ，MREQ用 作读写控制信号（高电平为读，低电平为写） 。现有下列芯片及各种门电路（门电路WR自定） ，如图所示。画出 CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的 4K 地址空间为系统程序工作区，最小 16K 地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。7 4 1 3 8 译码器DnD0R A M : 1 K × 4 位2 K × 8 位8 K × 8 位1 6 K × 1 位4 K × 4 位R O M : 2 K × 8 位8 K × 8 位3 2 K × 8 位G12BCBA7Y60A k A 0DnD0WECSR A MA m A 0CSR O MP D / P r o g r 2GB7Y0G1， ， 为控制端C , B , A 为变量控制端 为输出端（1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。