第一章 数字逻辑基础.doc

第一章 数字逻辑基础教学目的和要求:掌握数字电子技术的学科性质、基本内容和学习意义，了解本门课程的教学要求和学习方法；掌握常见的数制（如：十进制、二进制、八进制、十六进制等）及其之间的相互转换；掌握常见的代码（如：8421码、余三码、格雷码等）以及数制与代码之间的相互转换；掌握基本逻辑运算（包括与、或、非运算）的定义、符号真值表、基本电路、符号；理解逻辑函数与逻辑问题的描述。教学重点与难点：数制和代码及其之间的相互转换；逻辑变量、逻辑函数、逻辑运算的基本概念。教学方法：讲授法为主、多媒体教学辅助。教学内容：一、数字电路（一）数字技术的发展及其应用从电子管到晶体管，20世纪中叶；集成电路出现，20世纪70年代；现代大规模集成电路和超大规模集成电路。目前-芯片内部的布线细微到亚微米(0.130.09mm)量级，微处理器的时钟频率高达3GHz（109Hz）。将来-高分子材料或生物材料制成密度更高、三维结构的电路。发展特点:以电子器件的发展为基础。电子管时代：电压控制器件、电真空技术。1906年，福雷斯特等发明了电子管；电子管体积大、重量重、耗电大、寿命短。目前在一些大功率发射装置中使用。晶体管时代：电流控制器件-半导体器件（半导体二极管、三极管）、半导体集成电路。电路设计方法伴随器件变化从传统走向现代。a)传统的设计方法：采用自下而上的设计方法；由人工组装,经反复调试、验证、修改完成；所用的元器件较多，电路可靠性差,设计周期长。b)现代的设计方法：现代EDA技术实现硬件设计软件化。采用从上到下设计方法，电路设计、 分析、仿真 、修订 全通过计算机完成。EDA（Electronics Design Automation)技术EDA技术以计算机为基本工具、借助于软件设计平台，自动完成数字系统的仿真、逻辑综合、布局布线等工作。最后下载到芯片，实现系统功能。使硬件设计软件化。1、设计：在计算机上利用软件平台进行设计。设计方法：原理图设计、VerlogHDL语言设计、状态机设计2、仿真3、下载4、验证结果数字技术的应用：计算机、智能仪器、数码相机等等。（二）数字集成电路的分类及特点1、数字集成电路的分类根据电路的结构特点及其对输入信号的响应规则的不同，数字电路可分为组合逻辑电路和时序逻辑电路。 从电路的形式不同，数字电路可分为集成电路和分立电路。从器件不同，数字电路可分为TTL 和 CMOS电路。从集成度不同，数字集成电路可分为小规模、中规模、大规模、超大规模和甚大规模五类。 集成度:每一芯片所包含的门个数。2、数字集成电路的特点1)电路简单,便于大规模集成,批量生产。2)可靠性、稳定性和精度高,抗干扰能力强。3)体积小,通用性好,成本低。4)具可编程性,可实现硬件设计软件化。5)高速度 低功耗。6)加密性好。 3、数字电路的分析、设计与测试(1)数字电路的分析方法数字电路的分析：根据电路确定电路输出与输入之间的逻辑关系。分析工具：逻辑代数。电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。(2) 数字电路的设计方法数字电路的设计：从给定的逻辑功能要求出发，选择适当的逻辑器件，设计出符合要求的逻辑电路。 设计方式：分为传统的设计方式和基于EDA软件的设计方式。 二、数字信号与数字信号（一） 模拟信号时间和数值均连续变化的电信号，如正弦波、三角波等。 （二）数字信号在时间上和数值上均是离散的信号。数字电路和模拟电路：工作信号，研究的对象不同，分析、设计方法以及所用的数学工具也相应不同。（三）模拟量的数字表示由于数字信号便于存储、分析和传输，通常都将模拟信号转换为数字信号。模数转换的实现：抽样、保持、量化、编码。（四）数字信号的描述方法1、二值数字逻辑和逻辑电平二值数字逻辑0、1数码-表示数量时称二进制数-表示事物状态时称二值逻辑。表示方式：在电路中用低、高电平表示0、1两种逻辑状态。2、数字波形数字波形-是信号逻辑电平对时间的图形表示。(1)数字波形的两种类型:非归零型、归零型(2)周期性和非周期性(3)实际脉冲波形及主要参数周期 (T) -表示两个相邻脉冲之间的时间间隔。脉冲宽度 (tw )-脉冲幅值的50%的两个时间所跨越的时间。占空比 Q -表示脉冲宽度占整个周期的百分比。上升时间tr 和下降时间tf -从脉冲幅值的10%到90% 上升下降所经历的时间( 典型值ns )。(4)时序图-表明各个数字信号时序关系的多重波形图。由于各信号的路径不同，这些信号之间不可能严格保持同步关系。为了保证可靠工作，各信号之间通常允许一定的时差，但这些时差必须限定在规定范围内，各个信号的时序关系用时序图表达。三、数制数制：多位数码中的每一位数的构成及低位向高位进位的规则。（一）十进制十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是“逢十进一”。一般表达式：。各位的权都是10的幂。任意进制数的一般表达式为： （二）二进制1、二进制数的表示方法二进制数只有0、1两个数码，进位规律是：“逢二进一”。二进制数的一般表达式为: 。各位的权都是2的幂。2、 二进制的优点（1）易于电路表达-0、1两个值，可以用管子的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示。（2）二进制数字装置所用元件少，电路简单、可靠 。（3）基本运算规则简单, 运算操作方便。3、二进制数波形表示4、 二进制数据的传输（1）二进制数据的串行传输（2）二进制数据的并行传输将一组二进制数据所有位同时传送。传送速率快，但数据线较多，而且发送和接收设备较复杂。（三）二-十进制之间的转换1)十进制数转换成二进制数： a. 整数的转换:“辗转相除”法：将十进制数连续不断地除以2 ，直至商为零，所得余数由低位到高位排列，即为所求二进制数。b. 小数的转换:将十进制小数每次除去上次所得积中的整数再乘以2，直到满足误差要求进行“四舍五入”为止，就可完成由十进制小数转换成二进制小数。（四）十六进制和八进制1.十六进制十六进制数中只有0, 1, 2, 3, 4, 5, 6, 7, 8, 9 , A、B、C、D、E、F十六个数码，进位规律是“逢十六进一”。各位的权均为16的幂。2.二-十六进制之间的转换 二进制转换成十六进制：因为16进制的基数16=24 ，所以，可将四位二进制数表示一位16进制数，即 00001111 表示 0-F。十六进制转换成二进制：将每位16进制数展开成四位二进制数，排列顺序不变即可。3.八进制八进制数中只有0, 1, 2, 3, 4, 5, 6, 7八个数码，进位规律是“逢八进一”。各位的权都是8的幂。八进制就是以8为基数的计数体制。一般表达式：4.二-八进制之间的转换由小数点开始，整数部分自右向左，小数部分自左向右，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数。将每位八进制数展开成三位二进制数，排列顺序不变即可。5.十六进制的优点： 1）与二进制之间的转换容易。 2）计数容量较其它进制都大。 3）书写简洁。四、二进制代码码制：编制代码所要遵循的规则。二进制代码的位数(n),与需要编码的事件（或信息）的个数(N)之间应满足以下关系：2n-1N2n（一）二-十进制码(BCD码- Binary Code Decimal）用4位二进制数来表示一位十进制数中的09十个数码。从4 位二进制数16种代码中,选择10种来表示09个数码的方案有很多种。每种方案产生一种BCD码。（1）几种常用的BCD代码BCD码十进制数码、8421码、2421 码、5421 码、余3码、余3循环码。（2）各种编码的特点有权码：编码与所表示的十进制数之间的转算容易。 余码的特点：当两个十进制的和是10时，相应的二进制正好是16，于是可自动产生进位信号，而不需修正。0和9, 1和8,.6和4的余码互为反码，这对在求对于10的补码很方便。余3码循环码：相邻的两个代码之间仅一位的状态不同。按余3码循环码组成计数器时，每次转换过程只有一个触发器翻转，译码时不会发生竞争冒险现象。(3)求BCD代码表示的十进制数对于有权BCD码，可以根据位权展开求得所代表的十进制数。 (4)用BCD代码表示十进制数对于一个多位的十进制数，需要有与十进制位数相同的几组BCD代码来表示。（二）格雷码格雷码是一种无权码。编码特点是：任何两个相邻代码之间仅有一位不同。该特点常用于模拟量的转换。当模拟量发生微小变化，格雷码仅仅改变一位，这与其它码同时改变2位或更多的情况相比，更加可靠,且容易检错。（三）ASCII 码(字符编码)ASCII码即美国标准信息交换码。它共有128个代码，可以表示大、小写英文字母、十进制数、标点符号、运算符号、控制符号等，普遍用于计算机的键盘指令输入和数据等。五、二值逻辑变量与基本逻辑运算逻辑运算：当0和1表示逻辑状态时，两个二进制数码按照某种特定的因果关系进行的运算。逻辑运算使用的数学工具是逻辑代数。逻辑代数与普通代数：与普通代数不同,逻辑代数中的变量只有0和1两个可取值，它们分别用来表示完全两个对立的逻辑状态。在逻辑代数中，有与、或、非三种基本的逻辑运算。逻辑运算的描述方式：逻辑代数表达式、真值表、逻辑图、卡诺图、波形图和硬件描述语言（HDL) 等。与运算(1)与逻辑：只有当决定某一事件的条件全部具备时，这一事件才会发生。这种因果关系称为与逻辑关系。例如：。. 或运算只要在决定某一事件的各种条件中，有一个或几个条件具备时，这一事件就会发生。这种因果关系称为或逻辑关系。例如：。3. 非运算事件发生的条件具备时，事件不会发生；事件发生的条件不具备时，事件发生。这种因果关系称为非逻辑关系。例如：。4. 几种常用复合逻辑运算1)与非运算：例如：。2)或非运算：例如：。3 )异或逻辑：例如：。4)同或运算：例如：。六、逻辑函数的建立及其表示方法1. 真值表表示：定义输入输出逻辑变量，进行逻辑抽象，根据逻辑关系列出真值表。2逻辑函数表达式表示：用与、或、非等运算组合起来，表示逻辑函数与逻辑变量之间关系的逻辑代数式。3. 逻辑图表示方法用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图。将逻辑函数式中所有的与、或、非运算符号用相应的逻辑符号代替，并按照逻辑运算的先后次序将这些逻辑符号连接起来，就得到图电路所对应的逻辑图。4. 波形图表示方法用输入端在不同逻辑信号作用下所对应的输出信号的波形图，表示电路的逻辑关系。第二章 逻辑代数教学目的和基本要求：掌握逻辑代数的基本定理、基本规则和常见公式；掌握逻辑函数的公式法化简和逻辑等式的公式法证明；掌握逻辑函数的表示方法（如：真值表、逻辑函数表达式、卡诺图、逻辑电路图）及其之间的相互转换；掌握逻辑函数的卡诺图化简（包括带有任意项的卡诺图的化简）。教学重点与难点：逻辑函数的公式法化简；逻辑函数的卡诺图化简；逻辑函数的表示方法教学方法：讲授法为主、多媒体教学辅助。一、逻辑代数逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则，用于对数学表达式进行处理，以完成对逻辑电路的化简、变换、分析和设计。逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号，而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑“1” 和“0”表示。（一）逻辑代数的基本定律和恒等式1、基本公式0、1律：A + 0 = A；A + 1 = 1；A · 1 = A； A · 0 = 0互补律： 交换律：A + B = B + A；A · B = B · A结合律：A + B + C = (A + B) + C； A · B · C = (A · B) · C 分配律：A ( B + C ) = AB + AC ；A + BC = ( A + B )( A + C )重叠律：A + A = A；A · A = A反演律：；吸收律：；其它常用恒等式 ：；2、基本公式的证明真值表证明法（二）逻辑代数的基本规则 1.代入规则： 在包含变量A逻辑等式中，如果用另一个函数式代入式中所有A的位置，则等式仍然成立。这一规则称为代入规则。2. 反演规则： 对于任意一个逻辑表达式L，若将其中所有的与（ ）换成或（+），或（+）换成与（）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。3. 对偶规则： 对于任何逻辑函数式，若将其中的与（ ）换成或（+），或（+）换成与（）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作。 当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等。这就是对偶规则。利用对偶规则，可从已知公式中得到更多的运算公式，例如，吸收律（三）逻辑函数的代数法化简1、逻辑函数的最简与-或表达式在若干个逻辑关系相同的与-或表达式中，将其中包含的与项数最少，且每个与项中变量数最少的表达式称为最简与-或表达式。2、逻辑函数的化简方法代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。主要手段： 并项法、吸收法、消去法、配项法二、逻辑函数的卡诺图化简法代数法化简在使用中遇到的困难：1.逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握；2.代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性；3.用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判断有一定困难。卡诺图法可以比较简便地得到最简的逻辑表达式。（一）最小项的定义及其性质1. 最小项的意义n个变量X1, X2, , Xn的最小项是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。一般n个变量的最小项应有2n个。 2、最小项的性质 三个变量的所有最小项的真值表对于任意一个最小项，只有一组变量取值使得它的值为1；对于变量的任一组取值，任意两个最小项的乘积为0；对于变量的任一组取值，全体最小项之和为1。3、最小项的编号 最小项的表示：通常用mi表示最小项，m 表示最小项,下标i为最小项号。 （二）逻辑函数的最小项表达式 逻辑函数的最小项表达式：为“与或”逻辑表达式；在“与或”式中的每个乘积项都是最小项。（三）用卡诺图表示逻辑函数1、卡诺图的引出卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样,所得到的图形叫n变量的卡诺图。逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。2、卡诺图的特点:各小方格对应于各变量不同的组合，而且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点成为卡诺图化简逻辑函数的主要依据。 3. 已知逻辑函数画卡诺图当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中最小项对应的小方格填上1，其余的小方格填上0（有时也可用空格表示），就可以得到相应的卡诺图。任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。（四）用卡诺图化简逻辑函数 1、化简的依据逻辑相邻的两个最小项可以消除一个变量；逻辑相邻的四个最小项可以消除两个变量；逻辑相邻的八个最小项可以消除三个变量；逻辑相邻的十六个最小项可以消除四个变量；2、化简的步骤(1) 将逻辑函数写成最小项表达式。(2) 按最小项表达式填卡诺图，凡式中包含了的最小项，其对应方格填1，其余方格填0。(3) 合并最小项，即将相邻的1方格圈成一组(包围圈)，每一组含2n个方格，对应每个包围圈写成一个新的乘积项。本书中包围圈用虚线框表示。(4) 将所有包围圈对应的乘积项相加。画包围圈时应遵循的原则： （1）包围圈内的方格数一定是2n个，且包围圈必须呈矩形。（2）循环相邻特性包括上下底相邻，左右边相邻和四角相邻。（3）同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。（4） 一个包围圈的方格数要尽可能多,包围圈的数目要可能少。（五）含无关项的逻辑函数及其化简无关项：在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。在含有无关项逻辑函数的卡诺图化简中，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。第三章 逻辑门电路教学目标与要求：掌握CMOS反相器的工作原理及静态特性; 理解CMOS反相器的动态特性以及其他CMOS门（与非门、或非门等）的工作原理；掌握CMOS传输门的工作原理。理解CMOS漏极开路门和三态输出门电路工作原理；理解NMOS逻辑门电路了解半导体器件的开关特性；熟练掌握基本逻辑门、三态门、OD门和传输门的逻辑功能；学会门电路逻辑功能分析方法；掌握逻辑门的主要参数及在运用中的接口问题。掌握晶体二极管的开关特性；掌握晶体三极管的开关特性；掌握基本逻辑门电路组成和工作原理；掌握TTL反相器的工作原理和电压传输特性；掌握TTL与非门的工作原理和技术参数；理解TTL或非门、集电极开路门和三态门的工作原理及改进型TTL门电路；理解OC门的负载电阻的计算。理解正负逻辑。教学重点及难点：重点是MOS管和晶体管的开关特性；CMOS集成逻辑门电路；TTL集成逻辑门电路（包括TTL反相器的工作原理，静态输入、输出、电压传输特性）。本章难点是CMOS门电路（包括CMOS反相器的静态特性，电压传输特性，电流传输特性，输入特性，输出特性，输入端噪声容限）；TTL集成逻辑门电路（包括TTL反相器的工作原理、传输特性、输入特性、输出特性、输入负载特性、动态特性，TTL与非门、或非门、与或非门、异或门及以及TTL门的改进系列，OC门、三态门以及OC门的负载电阻的计算）。教学方法：讲授法为主、多媒体教学辅助。教学内容：一、MOS逻辑门（一） 数字集成电路简介1、逻辑门定义：是实现基本逻辑运算和复合逻辑运算的单元电路。2、CMOS集成电路广泛应用于超大规模、甚大规模集成电路，其发展主要经过以下历程：4000系列 74HC 74HCT 74VHC 74VHCT 74LVC 74VAUC3、TTL 集成电路广泛应用于中大规模集成电路，其发展主要经过以下历程：74系列 74LS系列 74AS系列 74ALS（二） 逻辑门电路的一般特性1、输入和输出的高、低电平：输入低电平的上限值 VIL(max) 输入高电平的下限值 VIL(min)输出高电平的下限值 VOH(min) 输出低电平的上限值 VOH(max)2、噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力。（1）负载门输入高电平时的噪声容限：VNH 当前级门输出高电平的最小值时允许负向噪声电压的最大值。VNH =VOH(min)VIH(min)（2）负载门输入低电平时的噪声容限：VNL 当前级门输出低电平的最大值时允许正向噪声电压的最大值。VNL =VIL(max)VOL(max)3、传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPL或tPHL(ns)782.10.9CMOS电路传输延迟时间4、功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗。5、延时-功耗积是速度功耗综合性的指标。延时-功耗积，用符号DP表示。6、扇入与扇出数扇入数：取决于逻辑门的输入端的个数。扇出数：在正常工作情况下，能带同类门电路的最大数目。（1）带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。高电平扇出数：IOH :驱动门的输出端为高电平电流IIH :负载门的输入电流为。(2)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL ：驱动门的输出端为低电平电流IIL ：负载门输入端电流之和各类数字集成电路主要性能参数的比较电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455×103225 ×1032.23.45VDD=15V151215×103180 ×1036.59.015高速CMOS581×1038 ×1031.01.55（三）MOS开关及其等效电路当I < VT: MOS管截止， 输出高电平。当I > VT：MOS管工作在可变电阻区，输出低电平。当输入为低电平时：MOS管截止，相当于开关“断开”输出为低电平。当输入为高电平时：MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管相当于一个由vGS控制的无触点开关。（四）CMOS反相器1、工作原理VTN = 2 V VTP = - 2 VvivGSNvGSPTNTPvO0 V0V-10V截止导通10 V10V10V0V导通截止0V逻辑真值表vi (A)vO(L)0110逻辑表达式2、电压传输特性和电流传输特性电压传输特性： 3、CMOS反相器的工作速度带电容负载：在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的，平均延迟时间：10 ns。（五）CMOS 逻辑门1、CMOS 与非门VTN = 2 V VTP = - 2 V(1)电路结构(2)工作原理2、CMOS 或非门VTN = 2 V VTP = - 2 V(1)电路结构(2)工作原理3、异或门电路4、输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。 （1）输入端保护电路：二极管导通电压：VDF 0 < VI < VDD + VDF ： D1、D2截止VI > VDD + VDF ： D1导通, D2截止 VG = VDD + VDF VI < - VDF： D2导通, D1截止 VG = - VDF当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。 （2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能。(六)漏极开路（OD）门和三态输出门电路1、CMOS漏极开路门（1）CMOS漏极开路门的提出（2）漏极开路门的结构与逻辑符号电路： 逻辑符号:漏极开路门输出连接：(3) 上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。当VO=VOL时：最不利的情况：只有一个 OD门导通，为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。当VO=VOH为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ：2、三态(TSL)输出门电路逻辑功能：高电平有效的同相逻辑门（七）CMOS传输门(双向模拟开关) 1、CMOS传输门电路电路：逻辑符号：等效电路：2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2 ， uI的变化范围为：5V到+5V。 c=0=-5V， c =1=+5V1）当c=0， =1时：uGSN= -5V - (5V到+5V)=(0到-10)V ，uGSN< VTN, TN截止。uGSP=5V - (-5V到+5V)=(10到0)V ，uGSP>0, TP截止。开关断开，不能转送信号。2）当c=1， =0时：a、uI=-5V3VuGSN=5V - (5V+3V)=(102)V ，uGSN>VTN, TN导通。b、uI=-3V5V，uGSP= -5V - (3V+5V)=-2V -10V，uGSP > |VT|, TP导通。C、uI=-3V3V，TN导通，TP导通，3、输门的应用传输门组成的数据选择器： C=0，TG1导通, TG2断开，L=X，C=1。C=1，TG2导通, TG1断开，L=Y。二、TTL逻辑门（一）BJT的开关特性vI=0V时：iB»0，iC»0，vOVCEVCC，c、e极之间近似于开路；vI=5V时：iB»0，iC»0，vOVCE0.2V，c、e极之间近似于短路。1、BJT的开关条件2、BJT的开关时间BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。从截止到导通开通时间ton(=td+tr)，从导通到截止关闭时间toff(= ts+tf)。（二）基本BJT反相器的动态性能若带电容负载：CL的充、放电过程均需经历一定的时间，必然会增加输出电压uO波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。故需设计有较快开关速度的实用型TTL门电路。 （三）TTL反相器的基本电路1、电路组成输入级 T1和电阻Rb1组成。用于提高电路的开关速度。中间级 T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号。输出级 T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。2、TTL反相器的工作原理（逻辑关系、性能改善） （1）当输入为低电平（uI = 0.2 V）T1 深度饱和T2 、T3截止，T4 、D导通输入T1T2T3D4T4输出低电平饱和截止截止导通导通高电平（2）当输入为高电平（uI = 3.6 V） T2、T3饱和导通；T1：倒置的放大状态；T4和D截止。使输出为低电平： vO=vC3=VCES3=0.2V。逻辑真值表：逻辑表达式： L = A 输入T1T2T3D4T4输出低电平饱和截止截止导通导通高电平高电平倒置工作饱和饱和截止截止低电平（3）采用输入级以提高工作速度 当TTL反相器uI由3.6V变0.2V的瞬间 T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管Je正偏、Jc反偏， T1工作在放大状态。T1管射极电流（1+b1 ） iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。 （4）采用推拉式输出级以提高开关速度和带负载能力a)带负载能力当uO=0.2V时，当输出为低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载。当uO=3.6V时，T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。b)输出级对提高开关速度的作用输出端接负载电容CL时，uO由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当uO由高变低后， CL很快放电，输出波形的下降沿也很好。（四）TTL逻辑门电路1、TTL与非门电路多发射极BJTTTL与非门电路的工作原理 当全部输入端为高电平时：输出低电平 任一输入端为低电平时：输出高电平uIT1T2T4T5uO输入全为高电平 (3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）2、TTL或非门 若A、B均为低电平:T2A和T2B均将截止，T3截止。 T4和D饱和，输出为高电平。若A、B中有一个为高电平: T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。逻辑表达式 ： （五）集电极开路门和三态门电路1、集电极开路门电路2、三态与非门(TSL ) 当CS= 3.6V时，三态与非门真值表 当CS= 0.2V时，真值表逻辑符号：第四章 组合逻辑电路教学目的和要求：掌握组合逻辑电路的定义；掌握组合逻辑电路的分析和设计。理解组合逻辑电路的竞争-冒险；运用逻辑代数和卡诺图分析和设计简单组合逻辑电路。掌握常用组合逻辑电路（编码器、译码器、数据选择器/数据分配器、数值比较器、算术逻辑运算单元）的基本概念、工作原理、功能及应用。运用真值表、逻辑代数、卡诺图等作为工具进行逻辑电路的分析和设计。教学重点及难点： 逻辑函数的公式法化简和逻辑等式的公式法证明；逻辑函数的卡诺图化简（包括带有随意项的卡诺图的化简）；组合逻辑电路的分析和设计；组合逻辑电路的竞争-冒险。常用组合逻辑电路（编码器、译码器、数据选择器、数值比较器/数据分配器、算术/逻辑运算单元）的基本概念、工作原理及功能；用中规模集成电路（如：用数据选择器、加法器、译码器）实现组合逻辑电路的设计。教学方法：讲授法为主、多媒体教学辅助。教学内容：一、引言（一）组合逻辑电路的一般框图（二）结构特征：1、输出、输入之间没有反馈延迟通路2、不含记忆单元（三）工作特征：组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。二、组合逻辑电路的分析（一）组合逻辑电路分析根据已知逻辑电路，经分析确定电路的的逻辑功能。（二）组合逻辑电路的分析步骤：1、 由逻辑图写出各输出端的逻辑表达式；2、 化简和变换逻辑表达式；3、 列出真值表；4、 根据真值表或逻辑表达式，经分析最后确定其功能。（三）分析方法：逻辑电路图 写出逻辑表达式 化简 得出结论（逻辑功能）。（四）组合逻辑电路的分析举例 例1 分析如图所示逻辑电路的功能。解：1.根据逻辑图写出输出函数的逻辑表达式：2. 列写真值表。 3. 确定逻辑功能：输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。例2 试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X = A2、列写真值表3、确定电路逻辑功能这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。 例3 一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。解：1、2、列真值表3、逻辑功能：半加器 三、组合逻辑电路的设计（一）组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。（二）组合逻辑电路的设计步骤 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状