时序逻辑电路分析和设计.ppt
时序逻辑电路分析与设计(III)孙卫强12/34内容提要o时序逻辑电路的分类o时序电路的分析方法n同步时序电路的分析方法n异步时序电路的分析方法o常用的时序逻辑电路n计数器n寄存器和移位寄存器n序列脉冲发生器n序列信号发生器o时序逻辑电路的设计方法n同步时序电路设计n异步时序电路设计3/34寄存器(Register)o寄存器用来存储数据n是对触发器存储功能的扩展n每一个bit用一个触发器来存储，最常用的是D触发器n将多个触发器按照一定方式连接，可以构成各种结构的寄存器n寄存器的存储容量(Storage Capacity)为寄存器所能存储bit的数目，实际也就是寄存器中所包含的触发器的数目4/34寄存器简单四位寄存器74LS75带异步复位的四位寄存器74LS175带异步复位和输入使能的四位寄存器CC4076与或门三态门5/34移位寄存器o在时钟信号作用下，可以将数据向左或者向右移位串行输入/右移/串行输出输入输出串行输入/左移/串行输出输出输入循环右移循环左移输入输出串行输入/并行输出输入输出并行输入/串行输出输入输出并行输入/并行输出6/34串行输入/串行输出寄存器例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态000000007/34串行输入/串行输出寄存器第一个时钟周期，第一个输入1进入FF0例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态1000000010008/34串行输入/串行输出寄存器第二个时钟周期，第二个输入0进入FF0，而前一个周期输入的1进入FF1例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态01000000100001009/34串行输入/串行输出寄存器第三个时钟周期，第三个输入1进入FF0，后级继续往右移例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态1010000010000100101010/34串行输入/串行输出寄存器第四个时钟周期，第四个输入1进入FF0，后级继续往右移，并从Do输出1例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态11010000100001001010110111/34串行输入/串行输出寄存器第1个时钟周期第2个时钟周期第3个时钟周期第4个时钟周期Q0Q1Q2Q30000100001001010110112/34串行输入/并行输出寄存器Q0Q1Q2Q300001000010010101101第1个时钟周期第2个时钟周期第3个时钟周期第4个时钟周期如果DI端输入1011，那么FF0-FF3中的存储的内容为：这个电路有何作用？可以实现串并转换！寄存器中的初始值：13/348位串行输入/并行输出寄存器74HC16414/34移位寄存器o在时钟信号作用下，可以将数据向左或者向右移位串行输入/右移/串行输出输入输出串行输入/左移/串行输出输出输入循环右移循环左移输入输出串行输入/并行输出输入输出并行输入/串行输出输入输出并行输入/并行输出15/348位并行输入/串行输出寄存器74HC165D0D7：异步并行输入Ds：串行输入CE：芯片使能,Chip EnablePL：并行输入使能,Parallel Load16/34移位寄存器o在时钟信号作用下，可以将数据向左或者向右移位串行输入/右移/串行输出输入输出串行输入/左移/串行输出输出输入循环右移循环左移输入输出串行输入/并行输出输入输出并行输入/串行输出输入输出并行输入/并行输出17/34四位并行输入/并行输出移位寄存器(74HC195)PE:Parallel EnableMR:Master Reset与或逻辑18/34与或逻辑加法/减法计数器由输入来控制计数器向上/向下计数，即加法/减法计数。19/34四位并行输入/并行输出移位寄存器(74HC195)PE:Parallel EnableMR:Master Reset与或逻辑20/34四位并行输入/并行输出移位寄存器(74HC195)PE:Parallel EnableMR:Master Reset当PE=0时，并行输入功能使能1111021/34四位并行输入/并行输出移位寄存器(74HC195)PE:Parallel EnableMR:Master Reset当PE=1时，串行输入/移位使能D=JQ+KQ10122/34四位并行输入/并行输出移位寄存器(74HC195)PE:Parallel EnableMR:Master Reset当PE=1时，串行输入/移位使能1011123/34移位寄存器o在时钟信号作用下，可以将数据向左或者向右移位串行输入/右移/串行输出输入输出串行输入/左移/串行输出输出输入循环右移循环左移输入输出串行输入/并行输出输入输出并行输入/串行输出输入输出并行输入/并行输出24/34双向万能移位寄存器74LS194G1G2G3G4S1S0D0G1=s0s1DSRG2=s0s1D0G3=s0s1Q1G4=s0s1Q0D1D2D3DSRDSLQ0Q1Q2Q325/34双向万能移位寄存器74LS194oS0,S1:工作模式选择nS1S000，保持nS1S001，右移nS1S010，左移nS1S011，并行输入oCLEAR:清零，低电平时所有触发器复位oDSR：右移串行输入oDSL：左移串行输入26/34双向万能移位寄存器74LS194的级联d0d1d2d30127/3474LS194的应用举例红框中的部分是由74194构成的8bit移位寄存器28/3474LS194的应用举例红框中的部分是由两片4位加法器构成的8位加法器29/3474LS194的应用举例第一个时钟周期:S1S0=11，数据被装载m0m1m2m3n0n1n2n300000000y7y0=M+NS1S000，保持S1S001，右移S1S010，左移S1S011，并行输入30/3474LS194的应用举例第二个时钟周期:S1S0=01，数据M,N右移m0m1m2m3n0n1n2n300000000y7y0=2M+2NS1S000，保持S1S001，右移S1S010，左移S1S011，并行输入31/3474LS194的应用举例第三个时钟周期:S1S0=01，数据M,N右移m0m1m2m3n0n1n2n300000000y7y0=4M+2NS1S000，保持S1S001，右移S1S010，左移S1S011，并行输入32/3474LS194的应用举例第四个时钟周期:S1S0=01，数据M,N右移m0m1m2m3n0n1n2n300000000y7y0=8M+2NS1S000，保持S1S001，右移S1S010，左移S1S011，并行输入33/34移位寄存器的逻辑符号8bit串进/串出移位寄存器SRG8:8bit Shift Register4bit串进/并出移位寄存器8bit串进/并出移位寄存器74HC1648bit并进并行装载移位寄存器74HC16534/34移位寄存器的逻辑符号4bit并行访问移位寄存器74LS195A4bit双向万能移位寄存器74HC194(Parallel Access)(Bidirectional Universal)35/34移位寄存器的应用(1)移位寄存器用来产生延时(Delay)数据经过移存器后经过8个时钟周期出现在Q7输出端口如果输入时钟是1MHz：那么Q7的输出比输入延迟了810-6s，即8us36/34移位寄存器的应用(2)用移位寄存器实现串并转换电路（简化的示意图）从数据中恢复出时钟信号每8个时钟周期输出移位寄存器的并行输出数据变化一次。37/34移位寄存器o在时钟信号作用下，可以将数据向左或者向右移位串行输入/右移/串行输出输入输出串行输入/左移/串行输出输出输入循环右移循环左移输入输出串行输入/并行输出输入输出并行输入/串行输出输入输出并行输入/并行输出
