最新微型计算机技术课后习题答案PPT课件.ppt

微型计算机技术课后习题微型计算机技术课后习题答案答案第第第第1 1 1 1章章章章 微型计算机系统的构成微型计算机系统的构成微型计算机系统的构成微型计算机系统的构成1.11.1试述微处理器、微型计算机和微型计算机系统的关系。试述微处理器、微型计算机和微型计算机系统的关系。答：答：微处理器是指由一片或几片大规模集成电路组成的中央处理微处理器是指由一片或几片大规模集成电路组成的中央处理 器。器。微型计算机指以微处理器为基础，配以内存储器以及输入输微型计算机指以微处理器为基础，配以内存储器以及输入输 出接口电路和相应的辅助电路构成的裸机。出接口电路和相应的辅助电路构成的裸机。微型计算机系统指由微处理器配以相应的外围设备及其它微型计算机系统指由微处理器配以相应的外围设备及其它 专用电路、电源、面板、机架以及足够的软件而构成的系统。专用电路、电源、面板、机架以及足够的软件而构成的系统。1.21.2什么是单片机什么是单片机?答：答：把构成一个微型计算机的一些功能部件集成在一块芯片之中把构成一个微型计算机的一些功能部件集成在一块芯片之中的计算机。的计算机。1.31.3什么是单板机什么是单板机?答：答：把微处理器、把微处理器、RAMRAM、ROMROM以及一些接口电路，加上相应的外设以及一些接口电路，加上相应的外设(如键盘、如键盘、7 7段显示器等段显示器等)以及监控程序固件等以及监控程序固件等,安装在一块印刷电安装在一块印刷电路板上所构成的计算机系统。路板上所构成的计算机系统。在读周期中，数据信息一般出现在在读周期中，数据信息一般出现在在读周期中，数据信息一般出现在在读周期中，数据信息一般出现在T2T2T2T2周期以后，双重总线周期以后，双重总线周期以后，双重总线周期以后，双重总线AD0AD0AD0AD0AD15AD15AD15AD15上的地址信息有效和数据信息有效之间有一段高阻态，上的地址信息有效和数据信息有效之间有一段高阻态，上的地址信息有效和数据信息有效之间有一段高阻态，上的地址信息有效和数据信息有效之间有一段高阻态，因为因为因为因为AD0AD0AD0AD0AD15AD15AD15AD15上的数据上的数据上的数据上的数据,必须在存储芯片必须在存储芯片必须在存储芯片必须在存储芯片(或或或或I I I IO O O O 接口接口接口接口)的存取的存取的存取的存取时间后才能出现。时间后才能出现。时间后才能出现。时间后才能出现。而在写周期中，数据信息在双重总线上是紧跟在地址总线有效而在写周期中，数据信息在双重总线上是紧跟在地址总线有效而在写周期中，数据信息在双重总线上是紧跟在地址总线有效而在写周期中，数据信息在双重总线上是紧跟在地址总线有效之后立即由之后立即由之后立即由之后立即由CPUCPUCPUCPU送上，两者之间无一段高阻态送上，两者之间无一段高阻态送上，两者之间无一段高阻态送上，两者之间无一段高阻态在读周期中，如果在在读周期中，如果在在读周期中，如果在在读周期中，如果在T3T3T3T3周期内，被访问的内存单元或周期内，被访问的内存单元或周期内，被访问的内存单元或周期内，被访问的内存单元或I I I IO O O O端端端端口还不能把数据送上数据总线，则必须在口还不能把数据送上数据总线，则必须在口还不能把数据送上数据总线，则必须在口还不能把数据送上数据总线，则必须在T3T3T3T3之后插入等待周期之后插入等待周期之后插入等待周期之后插入等待周期TwTwTwTw，这时这时这时这时RD*RD*RD*RD*控制信号仍为有效低电平。控制信号仍为有效低电平。控制信号仍为有效低电平。控制信号仍为有效低电平。在写周期中，如果在在写周期中，如果在在写周期中，如果在在写周期中，如果在T3T3T3T3周期内，被访问的内存单元或周期内，被访问的内存单元或周期内，被访问的内存单元或周期内，被访问的内存单元或I I I IO O O O端口端口端口端口还不能把数据总线上的还不能把数据总线上的还不能把数据总线上的还不能把数据总线上的 数据取走，则必须在数据取走，则必须在数据取走，则必须在数据取走，则必须在T3T3T3T3之后插入等待周期之后插入等待周期之后插入等待周期之后插入等待周期TwTwTwTw，这时，这时，这时，这时WR*WR*WR*WR*控制信号仍为有效低电平。控制信号仍为有效低电平。控制信号仍为有效低电平。控制信号仍为有效低电平。2.8 2.8 什么是指令周期什么是指令周期?什么是总线周期什么是总线周期?什么是时钟周期什么是时钟周期?说明三说明三者的关系。者的关系。答：答：执行一条指令所需要的时间称为指令周期包括取指令、译码和执行一条指令所需要的时间称为指令周期包括取指令、译码和执行等操作所需的时间。执行等操作所需的时间。指令周期指令周期 CPU CPU通过总线操作完成同内存储器或通过总线操作完成同内存储器或I/OI/O接口之间一次数据传送接口之间一次数据传送所需要的时间。所需要的时间。总线周期总线周期 CPUJ CPUJ时钟脉冲的重复周期称为时钟周期，时钟周期是时钟脉冲的重复周期称为时钟周期，时钟周期是CPUCPU的时的时间基准。间基准。时钟周期时钟周期 三者的关系：三者的关系：时钟周期是时钟周期是CPUCPU的时间基准。总线周期至少包括的时间基准。总线周期至少包括4 4个时钟周期即个时钟周期即T1T1、T2T2、T3T3和和T4T4，处在这些基本时钟周期中的总线，处在这些基本时钟周期中的总线状态称为状态称为T T状态。一个指令周期由一个或若干个总线周期组成。状态。一个指令周期由一个或若干个总线周期组成。2 2、存储、存储、存储、存储芯片的芯片的芯片的芯片的存储容量存储容量存储容量存储容量由其地址线数由其地址线数由其地址线数由其地址线数N N和数据线数决定和数据线数决定和数据线数决定和数据线数决定:22N N 数据线数数据线数数据线数数据线数。33、存储、存储、存储、存储芯片芯片芯片芯片在存储器中的在存储器中的在存储器中的在存储器中的起始地址起始地址起始地址起始地址,称为芯片称为芯片称为芯片称为芯片高端地址高端地址高端地址高端地址,设计时分配确定设计时分配确定设计时分配确定设计时分配确定,由其片外地址线由其片外地址线由其片外地址线由其片外地址线全译码全译码全译码全译码得出得出得出得出芯片芯片芯片芯片的的的的片选信号：片选信号：片选信号：片选信号：片外地址线数片外地址线数片外地址线数片外地址线数=CPU=CPU地址线数地址线数地址线数地址线数-芯片地址线数芯片地址线数芯片地址线数芯片地址线数1 1、存储、存储、存储、存储芯片的芯片的芯片的芯片的片内寻址片内寻址片内寻址片内寻址范围由其范围由其范围由其范围由其地址线实际根数地址线实际根数地址线实际根数地址线实际根数N N决定决定决定决定:2 2NN。第第第第4 4章章章章存储器接口的基本技术存储器接口的基本技术存储器接口的基本技术存储器接口的基本技术基本知识基本知识基本知识基本知识A19A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01111111111111111111132K16K8K4K2K1K5122561286432168421512K5 5、存储器设计时确定存储芯片数的一般方法：存储器设计时确定存储芯片数的一般方法：存储器设计时确定存储芯片数的一般方法：存储器设计时确定存储芯片数的一般方法：若已有存储芯片的容量为若已有存储芯片的容量为若已有存储芯片的容量为若已有存储芯片的容量为LJ bitLJ bitLJ bitLJ bit，要构成容量，要构成容量，要构成容量，要构成容量为为为为M N bitM N bitM N bitM N bit的存储器，需要的芯片数的存储器，需要的芯片数的存储器，需要的芯片数的存储器，需要的芯片数S S S S为：为：为：为：S=S=S=S=（M/LM/LM/LM/L）（N/JN/JN/JN/J）6 6、8 8位微机应用系统中的存储器设计要点：位微机应用系统中的存储器设计要点：位微机应用系统中的存储器设计要点：位微机应用系统中的存储器设计要点：(1)(1)(1)(1)按给定要求选择主要芯片按给定要求选择主要芯片按给定要求选择主要芯片按给定要求选择主要芯片;(2)(2)(2)(2)给存储芯片分配地址给存储芯片分配地址给存储芯片分配地址给存储芯片分配地址;(3)(3)(3)(3)每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联,接在接在接在接在CPUCPUCPUCPU的相应总线上；的相应总线上；的相应总线上；的相应总线上；(4)(4)(4)(4)按存储芯片分配的地址按存储芯片分配的地址按存储芯片分配的地址按存储芯片分配的地址,将将将将CPUCPUCPUCPU未接的高位地址未接的高位地址未接的高位地址未接的高位地址,通过相应译码器产生各个芯片的片选信号，以通过相应译码器产生各个芯片的片选信号，以通过相应译码器产生各个芯片的片选信号，以通过相应译码器产生各个芯片的片选信号，以 实现各个芯片占据不同的地址段。实现各个芯片占据不同的地址段。实现各个芯片占据不同的地址段。实现各个芯片占据不同的地址段。4 4、存储、存储、存储、存储芯片芯片芯片芯片在存储器的地址范围在存储器的地址范围在存储器的地址范围在存储器的地址范围由其片内寻址范围和高端地址决定由其片内寻址范围和高端地址决定由其片内寻址范围和高端地址决定由其片内寻址范围和高端地址决定:高端地址高端地址高端地址高端地址+片内寻址范围片内寻址范围片内寻址范围片内寻址范围“+”：连接之意。：连接之意。：连接之意。：连接之意。7 7、1616位微机的奇偶存储体位微机的奇偶存储体将将1MB内存空间内存空间(00000HFFFFFH)分分为两部分：为两部分：偶存储体偶存储体偶存储体偶存储体同同CPU低低8位数据线位数据线D0D7相连，由相连，由A0作片选，作片选，A0=0时选中；时选中；奇存储体奇存储体奇存储体奇存储体同同CPU高高8位数据线位数据线D8D15相连，相连，BHE作片选，当作片选，当BHE=0时时选中。选中。CPU的的A1A19与与奇奇奇奇偶存储体偶存储体偶存储体偶存储体的的A0A18对应对应相连，同时选通对应单元相连，同时选通对应单元;01CPUA0A18A0A18偶存储体偶存储体偶存储体偶存储体奇存储体奇存储体奇存储体奇存储体低低8位位高高8位位8 8、80868086与奇偶存储体连接图与奇偶存储体连接图高高8位数据位数据低低8位数据位数据A0低电位选中低电位选中偶存储体，偶存储体，偶存储体，偶存储体，输入输入/出出该字该字的的低低8位数据；位数据；CPU的的A1A19与与奇偶存储体奇偶存储体奇偶存储体奇偶存储体的的A0A18对应对应相连，相连，同时同时选通选通某字某字对应的高、低字节存储单元对应的高、低字节存储单元;访问访问访问访问该该对准存储的字，仅需一个总线周期。对准存储的字，仅需一个总线周期。对准存储的字，仅需一个总线周期。对准存储的字，仅需一个总线周期。BHEBHE低电位选中低电位选中奇存储体奇存储体奇存储体奇存储体输入输入/出出该字该字的的高高8位数据。位数据。9 9 9 9、16161616位微机应用系统中的存储器设计要点位微机应用系统中的存储器设计要点位微机应用系统中的存储器设计要点位微机应用系统中的存储器设计要点(1)(1)(1)(1)按给定要求选择主要芯片。按给定要求选择主要芯片。按给定要求选择主要芯片。按给定要求选择主要芯片。(2)(2)(2)(2)每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联每个存储芯片的地址线、数据线、控制线并联,接在接在接在接在CPUCPUCPUCPU的相应总线上：的相应总线上：的相应总线上：的相应总线上：偶存储片由偶存储片由偶存储片由偶存储片由A0A0A0A0选通，数据线接选通，数据线接选通，数据线接选通，数据线接CPUCPUCPUCPU的的的的D0D0D0D0D7 D7 D7 D7。奇存储片由奇存储片由奇存储片由奇存储片由BHE*BHE*BHE*BHE*选通，数据线接选通，数据线接选通，数据线接选通，数据线接CPUCPUCPUCPU的的的的D8D8D8D8D15 D15 D15 D15。(3)(3)(3)(3)将存储芯片组成奇偶存储体、并分配地址。将存储芯片组成奇偶存储体、并分配地址。将存储芯片组成奇偶存储体、并分配地址。将存储芯片组成奇偶存储体、并分配地址。(4)(4)(4)(4)按存储芯片分配的地址按存储芯片分配的地址按存储芯片分配的地址按存储芯片分配的地址,将将将将CPUCPUCPUCPU未接的高位地址未接的高位地址未接的高位地址未接的高位地址,通过相应通过相应通过相应通过相应译码器译码器译码器译码器产生各个芯片的片选信号，以产生各个芯片的片选信号，以产生各个芯片的片选信号，以产生各个芯片的片选信号，以 实现各个芯片实现各个芯片实现各个芯片实现各个芯片占据不同的地址段占据不同的地址段占据不同的地址段占据不同的地址段。习习习习 题题题题4.1 4.1 4.1 4.1 用下列芯片构成存储系统，各需要多少用下列芯片构成存储系统，各需要多少用下列芯片构成存储系统，各需要多少用下列芯片构成存储系统，各需要多少RAMRAMRAMRAM芯片？芯片？芯片？芯片？需要多少位地址作为片外地址译码？需要多少位地址作为片外地址译码？需要多少位地址作为片外地址译码？需要多少位地址作为片外地址译码？设系统为设系统为设系统为设系统为20202020位地址线，并采取全译码方式。位地址线，并采取全译码方式。位地址线，并采取全译码方式。位地址线，并采取全译码方式。(1)5124bRAM(1)5124bRAM(1)5124bRAM(1)5124bRAM构成构成构成构成16KB16KB16KB16KB的存储系统。的存储系统。的存储系统。的存储系统。解：解：解：解：L=512L=512L=512L=512，J=4J=4J=4J=4，M=161024M=161024M=161024M=161024，N=8N=8N=8N=8 S=(161024/512)(8/4)=64 S=(161024/512)(8/4)=64 S=(161024/512)(8/4)=64 S=(161024/512)(8/4)=64 故构成所要求的存储系统故构成所要求的存储系统故构成所要求的存储系统故构成所要求的存储系统,需要需要需要需要64646464片片片片RAMRAMRAMRAM芯片。芯片。芯片。芯片。512512512512位芯片应有位芯片应有位芯片应有位芯片应有9 9 9 9根地址线根地址线根地址线根地址线,用在用在用在用在20202020位地址线的系统位地址线的系统位地址线的系统位地址线的系统 中中中中,需要需要需要需要11111111位地址作为片外地址译码。位地址作为片外地址译码。位地址作为片外地址译码。位地址作为片外地址译码。(2)(2)(2)(2)10241bRAM10241bRAM10241bRAM10241bRAM构成构成构成构成128KB128KB128KB128KB的存储系统。的存储系统。的存储系统。的存储系统。解：略。解：略。解：略。解：略。(3)(3)(3)(3)2K4bRAM2K4bRAM2K4bRAM2K4bRAM构成构成构成构成64KB64KB64KB64KB的存储系统。的存储系统。的存储系统。的存储系统。解：略。解：略。解：略。解：略。(4)(4)(4)(4)64K1bRAM64K1bRAM64K1bRAM64K1bRAM构成构成构成构成256KB256KB256KB256KB的存储系统。的存储系统。的存储系统。的存储系统。解：略。解：略。解：略。解：略。4.24.24.24.2 现有一种存储芯片容量为现有一种存储芯片容量为现有一种存储芯片容量为现有一种存储芯片容量为5124b5124b5124b5124b，若用它实现，若用它实现，若用它实现，若用它实现4KB4KB4KB4KB的存储容的存储容的存储容的存储容量，需要多少这种芯片？每片需要多少根地址线？量，需要多少这种芯片？每片需要多少根地址线？量，需要多少这种芯片？每片需要多少根地址线？量，需要多少这种芯片？每片需要多少根地址线？4KB4KB4KB4KB的存储系统的存储系统的存储系统的存储系统最少需要多少根地址线？最少需要多少根地址线？最少需要多少根地址线？最少需要多少根地址线？解：解：解：解：L=512L=512L=512L=512，J=4J=4J=4J=4，M=41024M=41024M=41024M=41024，N=8N=8N=8N=8 S=(41024/512)(8/4)=16 S=(41024/512)(8/4)=16 S=(41024/512)(8/4)=16 S=(41024/512)(8/4)=16 故构成所要求的存储系统故构成所要求的存储系统故构成所要求的存储系统故构成所要求的存储系统,需要需要需要需要16161616片片片片RAMRAMRAMRAM芯片。芯片。芯片。芯片。512 512 512 512位芯片应有位芯片应有位芯片应有位芯片应有9 9 9 9根地址线。根地址线。根地址线。根地址线。4KB 4KB 4KB 4KB的存储系统最少需要的存储系统最少需要的存储系统最少需要的存储系统最少需要12121212根地址线。根地址线。根地址线。根地址线。4.34.34.34.3 有一个有一个有一个有一个2732EPROM2732EPROM2732EPROM2732EPROM芯片的译码电路，如习图芯片的译码电路，如习图芯片的译码电路，如习图芯片的译码电路，如习图4-14-14-14-1所示，所示，所示，所示，试计算该芯片的地址范围及存储容量。试计算该芯片的地址范围及存储容量。试计算该芯片的地址范围及存储容量。试计算该芯片的地址范围及存储容量。解：解：解：解：图中，译码电路图中，译码电路图中，译码电路图中，译码电路G2A*G2A*G2A*G2A*接地，接地，接地，接地，G1G1G1G1接接接接A14A14A14A14。G2B*G2B*G2B*G2B*同同同同“与门与门与门与门”的输出端相连，的输出端相连，的输出端相连，的输出端相连，“与门与门与门与门”输入为输入为输入为输入为A15A15A15A15A19A19A19A19，只有只有只有只有A15A15A15A15A19A19A19A19皆为高电平皆为高电平皆为高电平皆为高电平时，时，时，时，G2B*G2B*G2B*G2B*才为有效低电平，才为有效低电平，才为有效低电平，才为有效低电平，也就是也就是也就是也就是A15A15A15A15 A19A19A19A19为为为为11111111111111111111时，时，时，时，G2B*G2B*G2B*G2B*才有效。才有效。才有效。才有效。所以，只有当所以，只有当所以，只有当所以，只有当A14A14A14A14A19A19A19A19为为为为1111 111111 111111 111111 11时，时，时，时，74LS13874LS13874LS13874LS138译码器才工作。译码器才工作。译码器才工作。译码器才工作。存储器芯片的片选信号存储器芯片的片选信号存储器芯片的片选信号存储器芯片的片选信号CS*CS*CS*CS*同同同同“与门与门与门与门”的输出端相连。的输出端相连。的输出端相连。的输出端相连。“与门与门与门与门”的输入同译码器输出的输入同译码器输出的输入同译码器输出的输入同译码器输出Y6*Y6*Y6*Y6*、Y7*Y7*Y7*Y7*相连，当相连，当相连，当相连，当Y6*Y6*Y6*Y6*为低电平，或为低电平，或为低电平，或为低电平，或Y7*Y7*Y7*Y7*为低为低为低为低 电平时，电平时，电平时，电平时，CS*CS*CS*CS*为有效低电平，存储器芯片被选中。为有效低电平，存储器芯片被选中。为有效低电平，存储器芯片被选中。为有效低电平，存储器芯片被选中。Y6*Y6*Y6*Y6*为低电平时为低电平时为低电平时为低电平时A13A13A13A13A11A11A11A11为为为为“110”“110”“110”“110”，Y3*Y3*Y3*Y3*为低电平时为低电平时为低电平时为低电平时A13A13A13A13 A11A11A11A11为为为为“111”“111”“111”“111”。也就是。也就是。也就是。也就是说，说，说，说，A13A13A13A13和和和和A12A12A12A12为为为为“11111111”时，存储器芯时，存储器芯时，存储器芯时，存储器芯 片就被选中。片就被选中。片就被选中。片就被选中。考虑到考虑到考虑到考虑到A11A11A11A11已经是芯片内地址，因此，该存储芯片的高端地址已经是芯片内地址，因此，该存储芯片的高端地址已经是芯片内地址，因此，该存储芯片的高端地址已经是芯片内地址，因此，该存储芯片的高端地址为为为为A19A19A19A19A12A12A12A12。由上述分析得出：该高端地址为。由上述分析得出：该高端地址为。由上述分析得出：该高端地址为。由上述分析得出：该高端地址为1111 11111111 11111111 11111111 1111，即，即，即，即FFHFFHFFHFFH。芯片芯片芯片芯片2732273227322732有有有有12121212根地址线，对应片内地址范围为根地址线，对应片内地址范围为根地址线，对应片内地址范围为根地址线，对应片内地址范围为000H000H000H000HFFFHFFFHFFFHFFFH。故图中芯片故图中芯片故图中芯片故图中芯片2732273227322732工作的地址范围为工作的地址范围为工作的地址范围为工作的地址范围为FFFFFFFF000H000H000H000H FFFFFFFFFFFHFFFHFFFHFFFH。芯片芯片芯片芯片Intel2732Intel2732Intel2732Intel2732有有有有12121212根地址线，故存储容量为根地址线，故存储容量为根地址线，故存储容量为根地址线，故存储容量为4KB 4KB 4KB 4KB。4.4 4.4 4.4 4.4 某存储系统某存储系统某存储系统某存储系统,如习图如习图如习图如习图4-24-24-24-2所示，所示，所示，所示，RAMRAMRAMRAM和和和和EPROMEPROMEPROMEPROM的的的的存储容量各是存储容量各是存储容量各是存储容量各是多少？存储器多少？存储器多少？存储器多少？存储器地址分配范围地址分配范围地址分配范围地址分配范围各是多少？各是多少？各是多少？各是多少？解：解：解：解：芯片的存储容量由其地址线根数和数据线根数决定。芯片芯片的存储容量由其地址线根数和数据线根数决定。芯片芯片的存储容量由其地址线根数和数据线根数决定。芯片芯片的存储容量由其地址线根数和数据线根数决定。芯片RAMRAMRAMRAM有有有有11111111根地址线，有根地址线，有根地址线，有根地址线，有8 8 8 8根数据线，其存储容量为根数据线，其存储容量为根数据线，其存储容量为根数据线，其存储容量为2KB2KB2KB2KB。芯片。芯片。芯片。芯片EPROMEPROMEPROMEPROM有有有有12121212根地址线，有根地址线，有根地址线，有根地址线，有8 8 8 8根数据线，对应的存储容量为根数据线，对应的存储容量为根数据线，对应的存储容量为根数据线，对应的存储容量为4KB4KB4KB4KB。芯片芯片芯片芯片RAMRAMRAMRAM有有有有11111111根地址线，根地址线，根地址线，根地址线，对应的片内对应的片内对应的片内对应的片内寻址范围为寻址范围为寻址范围为寻址范围为000H000H000H000H7FFH7FFH7FFH7FFH。芯片芯片芯片芯片EPROMEPROMEPROMEPROM有有有有12121212根地址线，根地址线，根地址线，根地址线，对应的片内对应的片内对应的片内对应的片内寻址范围为寻址范围为寻址范围为寻址范围为000H000H000H000HFFFHFFFHFFFHFFFH。芯片的高端地址由其片选译码决定。图中译码电路芯片的高端地址由其片选译码决定。图中译码电路芯片的高端地址由其片选译码决定。图中译码电路芯片的高端地址由其片选译码决定。图中译码电路G2G2G2G2*接接接接IO/M*IO/M*IO/M*IO/M*，G1G1G1G1接接接接A19A19A19A19。G2A*G2A*G2A*G2A*同同同同“与门与门与门与门”的输出端相连，的输出端相连，的输出端相连，的输出端相连，“与门与门与门与门”的的的的输入为输入为输入为输入为A15A15A15A15A18A18A18A18，只有，只有，只有，只有A15A15A15A15A18A18A18A18皆为高电平时，皆为高电平时，皆为高电平时，皆为高电平时，G2B*G2B*G2B*G2B*为有效低为有效低为有效低为有效低电平，也就是电平，也就是电平，也就是电平，也就是A15A15A15A15A18A18A18A18为为为为1111111111111111时，时，时，时，G2B*G2B*G2B*G2B*才有效。所以，只有才有效。所以，只有才有效。所以，只有才有效。所以，只有当当当当A15A15A15A15A19A19A19A19为为为为1111 11111 11111 11111 1时，时，时，时，74LS13874LS13874LS13874LS138译码器才工作。译码器才工作。译码器才工作。译码器才工作。芯片芯片芯片芯片RAMRAMRAMRAM的片选信号的片选信号的片选信号的片选信号CS*CS*CS*CS*同译码器输出同译码器输出同译码器输出同译码器输出Y1*Y1*Y1*Y1*相连，当相连，当相连，当相连，当Y1*Y1*Y1*Y1*为低电平，为低电平，为低电平，为低电平，CS*CS*CS*CS*为有效为有效为有效为有效低电平，芯片低电平，芯片低电平，芯片低电平，芯片RAMRAMRAMRAM被选中。被选中。被选中。被选中。Y1*Y1*Y1*Y1*为低电平时为低电平时为低电平时为低电平时A14A14A14A14A12A12A12A12为为为为、“001”“001”“001”“001”。可见，芯片可见，芯片可见，芯片可见，芯片RAMRAMRAMRAM的高端地址为的高端地址为的高端地址为的高端地址为1111111111111111 1 1 1 1001001001001，即即即即F9F9F9F9H H H H。F9F9H H 故故故故RAMRAMRAMRAM在存储器中的在存储器中的在存储器中的在存储器中的地址范围为地址范围为地址范围为地址范围为F9000H F9000H F9000H F9000H F97FFH F97FFH F97FFH F97FFH。RAM RAM RAM RAM片内寻址范围为片内寻址范围为片内寻址范围为片内寻址范围为000H000H000H000H7FFH7FFH7FFH7FFH。F9F9H H 芯片芯片芯片芯片EPROMEPROMEPROMEPROM的片选信号的片选信号的片选信号的片选信号CS*CS*CS*CS*同译码器输出同译码器输出同译码器输出同译码器输出Y5*Y5*Y5*Y5*相连，当相连，当相连，当相连，当Y5*Y5*Y5*Y5*为低为低为低为低电平，电平，电平，电平，CS*CS*CS*CS*为有效低电平，芯片为有效低电平，芯片为有效低电平，芯片为有效低电平，芯片EPROMEPROMEPROMEPROM才被选中。才被选中。才被选中。才被选中。Y5*Y5*Y5*Y5*为低电平时为低电平时为低电平时为低电平时A14A14A14A14A12A12A12A12为为为为“101”“101”“101”“101”。可见，芯片可见，芯片可见，芯片可见，芯片EPROMEPROMEPROMEPROM的高端地址为的高端地址为的高端地址为的高端地址为1111111111111111 1 1 1 1101101101101，即即即即FDFDFDFDH H H H。EPROMEPROM当当当当A15A15A19A19为为为为1111111111时，时，时，时，74LS13874LS138译码器才工作。译码器才工作。译码器才工作。译码器才工作。故芯片故芯片故芯片故芯片EPROMEPROMEPROMEPROM在存储器中的地址在存储器中的地址在存储器中的地址在存储器中的地址范围为范围为范围为范围为FDFD000H 000H 000H 000H FDFDFFFHFFFHFFFHFFFH。FDFDH H 芯片芯片芯片芯片EPROMEPROMEPROMEPROM的的的的片内寻址范围为片内寻址范围为片内寻址范围为片内寻址范围为000H000H000H000HFFFHFFFHFFFHFFFH。4.5 4.5 4.5 4.5 作业作业作业作业4.6 4.6 4.6 4.6 待作待作待作待作4.74.74.74.7 在用两片在用两片在用两片在用两片8K8b8K8b8K8b8K8b的静态的静态的静态的静态RAMRAMRAMRAM芯片芯片芯片芯片6264626462646264组成的组成的组成的组成的8 8 8 8位微机系统位微机系统位微机系统位微机系统中，其存储电路如习图中，其存储电路如习图中，其存储电路如习图中，其存储电路如习图4-34-34-34-3所示，试计算芯片所示，试计算芯片所示，试计算芯片所示，试计算芯片6264#16264#16264#16264#1和和和和#2#2#2#2的的的的地址范围及存储器的总容量。地址范围及存储器的总容量。地址范围及存储器的总容量。地址范围及存储器的总容量。解：解：解：解：#1#1#1#1芯片的片选为芯片的片选为芯片的片选为芯片的片选为A13,A13,A13,A13,其它高端地址其它高端地址其它高端地址其它高端地址线皆未参加。故线皆未参加。故线皆未参加。故线皆未参加。故#1#1#1#1芯芯芯芯片的高端地址将会重片的高端地址将会重片的高端地址将会重片的高端地址将会重叠。叠。叠。叠。#2#2#2#2芯片也是如此。芯片也是如此。芯片也是如此。芯片也是如此。即便是即便是即便是即便是14141414根地址线的根地址线的根地址线的根地址线的系统，系统，系统，系统，A13A13A13A13和和和和A14A14A14A14皆为皆为皆为皆为0 0 0 0时时时时,#1,#1,#1,#1芯片和芯片和芯片和芯片和#2#2#2#2芯芯芯芯片将同时工作，系统片将同时工作，系统片将同时工作，系统片将同时工作，系统工作将被破坏。工作将被破坏。工作将被破坏。工作将被破坏。地地 芯片的地址范围由其片内寻址范围和芯片的高端地址决定。芯片的地址范围由其片内寻址范围和芯片的高端地址决定。芯片的地址范围由其片内寻址范围和芯片的高端地址决定。芯片的地址范围由其片内寻址范围和芯片的高端地址决定。芯片的片内寻址范围由其地址线根数根数决定。芯片芯片的片内寻址范围由其地址线根数根数决定。芯片芯片的片内寻址范围由其地址线根数根数决定。芯片芯片的片内寻址范围由其地址线根数根数决定。芯片6462646264626462有有有有13131313根地址线，对应的片内寻址范围为根地址线，对应的片内寻址范围为根地址线，对应的片内寻址范围为根地址线，对应的片内寻址范围为0000H0000H0000H0000H1FFFH1FFFH1FFFH1FFFH，共共共共8K8K8K8K。为此，应采取高端地址线全译码。如下图。为此，应采取高端地址线全译码。如下图。为此，应采取高端地址线全译码。如下图。为此，应采取高端地址线全译码。如下图。不难看出，不难看出，不难看出，不难看出，#1#1#1#1芯片的高端地址为芯片的高端地址为芯片的高端地址为芯片的高端地址为1111 0001111 0001111 0001111 000，即，即，即，即F0F0H H。#2#2#2#2芯片的高端地址为芯片的高端地址为芯片的高端地址为芯片的高端地址为1111 001 1111 001 1111 001 1111 001，即，即，即，即F2F2H H。#1#1#1#1芯片的地址范围为芯片的地址范围为芯片的地址范围为芯片的地址范围为F0000HF0000HF0000HF0000HF1FFFHF1FFFHF1FFFHF1FFFH，#2#2#2#2芯片的地址范围为芯片的地址范围为芯片的地址范围为芯片的地址范围为F2000HF2000HF2000HF2000HF3FFFHF3FFFHF3FFFHF3FFFH。F0F0H HF2F2H H芯片的存储容量由其地址线根数和数据线根数决定。静态芯片的存储容量由其地址线根数和数据线根数决定。静态芯片的存储容量由其地址线根数和数据线根数决定。静态芯片的存储容量由其地址线根数和数据线根数决定。静态RAMRAM芯片芯片芯片芯片62646264有有有有1313根地址线，有根地址线，有根地址线，有根地址线，有8 8根数据线，其片存储容量为根数据线，其片存储容量为根数据线，其片存储容量为根数据线，其片存储容量为8KB8KB。存储器由两片。存储器由两片。存储器由两片。存储器由两片62646264构成构成构成构成,总存储容量为总存储容量为总存储容量为总存储容量为16KB16KB。4.84.84.84.8 某微机系统的某微机系统的某微机系统的某微机系统的存储器由存储器由存储器由存储器由5 5片片片片RAMRAM芯片组成芯片组成芯片组成芯片组成,如习图如习图如习图如习图4-44-44-44-4所示。其所示。其所示。其所示。其中，中，中，中，U1U1U1U1有有有有12121212条地址线，条地址线，条地址线，条地址线，8 8 8 8条数据线。条数据线。条数据线。条数据线。U2U2U2U2U5U5各有各有各有各有1010条地址线，条地址线，条地址线，条地址线，4 4条数据线。试计算条数据线。试计算条数据线。试计算条数据线。试计算芯片芯片芯片芯片U1U1、U2U2和和和和U3U3 的地址范围及该存储的地址范围及该存储的地址范围及该存储的地址范围及该存储器的总容量。器的总容量。器的总容量。器的总容量。(U2U2U2U2U5U5U5U5两两同地址、合成两两同地址、合成两两同地址、合成两两同地址、合成8 8 8 8位位位位)解：解：解：解：图中，译码电路图中，译码电路图中，译码电路图中，译码电路G2B*G2B*经经经经“与非门与非门与非门与非门”接接接接A15A15，G1G1接接接接M/IO*M/IO*。A15A15为高电平为高电平为高电平为高电平1 1时，时，时，时，G2A*G2A*才为有效低电平。才为有效低电平。才为有效低电平。才为有效低电平。M/IO*M/IO*应为高电平。应为高电平。应为高电平。应为高电平。G2A*G2A*同同同同“或门或门或门或门”的输出端相连，的输出端相连，的输出端相连，的输出端相连，“或门或门或门或门”输入为输入为输入为输入为A14A14、A16A16A19A19，只有只有只有只有A14A14、A16A16A19A19皆为低电平时，皆为低电平时，皆为低电平时，皆为低电平时，G2A*G2A*才为有效低电平。才为有效低电平。才为有效低电平。才为有效低电平。所以，只有当所以，只有当所以，只有当所以，只有当A19A19A14A14为为为为000000001 10 0时，时，时，时，74LS13874LS138译码器才工作。译码器才工作。译码器才工作。译码器才工作。只有当只有当只有当只有当A19A19A14A14为为为为000000001 10 0时，时，时，时，74LS13874LS138译码器才工作。译码器才工作。译码器才工作。译码器才工作。芯片芯片芯片芯片U1U1U1U1的片选信号的片选信号的片选信号的片选信号CS*CS*CS*CS*同同同同“与门与门与门与门”的输出端相连。的输出端相连。的输出端