第2章-逻辑门电路资料优秀PPT.ppt

1/71第第2 2章章 逻辑门电路逻辑门电路2/71目前，广泛运用的逻辑门有目前，广泛运用的逻辑门有TTL(Transistor-Transistor Logic)和和CMOS两个两个系列。系列。TTL门电路属双极型数字集成电路，其输门电路属双极型数字集成电路，其输入级和输出级都是三极管结构，故称入级和输出级都是三极管结构，故称TTL。CMOS门电路是由门电路是由NMOS管和管和PMOS管组管组成的互补成的互补MOS集成电路，属单极性数字集成集成电路，属单极性数字集成电路。电路。3/712.1 分立元件门电路分立元件门电路2.1.1 基本逻辑门电路基本逻辑门电路v二极管与门电路二极管与门电路v实现与逻辑功能的电路，称为与门。实现与逻辑功能的电路，称为与门。ABVCCRF12VDADB3.9kA B0 00 11 01 1F0001真值表真值表FAB(b)AB(a)FFAB&(c)4/71v二极管或门二极管或门v实现逻辑或功能的电路，称为或门。实现逻辑或功能的电路，称为或门。AB-VEERF-12VDADB3.9kA B0 00 11 01 1F0111真值表真值表ABF(c)1ABF(a)+ABF(b)5/71v非门非门(反相器反相器)v实现逻辑非门功能的电路，称作非门实现逻辑非门功能的电路，称作非门AVIR1R2RCVCCFVOT-VEEA01F10真值表真值表AF1(c)AF(a)AF(b)6/711、与非门电路、与非门电路2.1.2 与非门电路、或非门电路与非门电路、或非门电路R1R2RCVCCFT-VEEABRA B0 00 11 01 1F1110真值表真值表FAB&BAF7/712、或非门电路、或非门电路R1R2RCVCCFT-VEEABRA B0 00 11 01 1F1000真值表真值表FAB+B1AF8/712.2 TTL集成逻辑门电路集成逻辑门电路集成门电路就是把全部的元器件及连接导集成门电路就是把全部的元器件及连接导线制作在同一块半导体基片上。由于输入和线制作在同一块半导体基片上。由于输入和输出都接受三极管，所以称为三极管输出都接受三极管，所以称为三极管-三极管三极管集成逻辑门电路，简称集成逻辑门电路，简称TTL门电路。门电路。特点：体积小特点：体积小重量轻重量轻价格低价格低牢靠性高牢靠性高9/712.2.1 TTL与非门的工作原理与非门的工作原理10/712.2.2 TTL与非门的电压传输特性与非门的电压传输特性及及 抗干扰实力抗干扰实力1、电压传输特性、电压传输特性电压传输特性是描述输出电压电压传输特性是描述输出电压vO与与输入电压输入电压vI之间对应关系的曲线。之间对应关系的曲线。11/71电压传输特性电压传输特性3.632100.511.522.533.5ABCDEVOVI12/712、抗干扰实力、抗干扰实力(输入噪声容限输入噪声容限)抗干扰实力（输入噪声容限）：不破坏与非抗干扰实力（输入噪声容限）：不破坏与非门输出逻辑状态所允许的最大干扰电压。门输出逻辑状态所允许的最大干扰电压。关门电平关门电平VOFF：输出为标准高电平：输出为标准高电平VSH时时所允许的最大输入低电平值。通常所允许的最大输入低电平值。通常VOFF=0.8V。开门电平开门电平VON：输出为标准低电平：输出为标准低电平VSL时所时所允许的最小输入高电平值。通常允许的最小输入高电平值。通常VON=1.8V。输入低电平的抗干扰实力：输入低电平的抗干扰实力：VNL=VOFF-VILmax输入高电平的抗干扰实力：输入高电平的抗干扰实力：VNH=VIHmin-VON13/712.2.3 TTL与非门的输入特性、输出特性与非门的输入特性、输出特性和带负载实力和带负载实力 了解输入输出特性，可正确处理了解输入输出特性，可正确处理TTL与与非门之间和其它电路之间的连接问题。只非门之间和其它电路之间的连接问题。只要输入端、输出端的电路结构形式和参数要输入端、输出端的电路结构形式和参数与与TTL与非门相同，输入、输出特性对其与非门相同，输入、输出特性对其它它TTL电路也适用。电路也适用。14/71TTL与非门的输入特性与非门的输入特性 T1T2R1R3b1b2c1e1iIvI3k+VCC(a)测试图测试图0.5 11.5 22.53121.40iI(A)vI(V)(b)(b)输入特性输入特性-iI(A)15/712、TTL与非门输入端负载特性与非门输入端负载特性vTTL门输入端所接电阻的大小会影响输出状态。门输入端所接电阻的大小会影响输出状态。vvI和和RI之间的关系曲线叫做之间的关系曲线叫做输入端负载特性输入端负载特性。v关门电阻关门电阻ROFF：保证：保证TTL与非门关闭，输出为标与非门关闭，输出为标准高电平常，所允许的准高电平常，所允许的RI最大值。一般最大值。一般ROFF=0.8k。v开门电阻开门电阻RON：保证：保证TTL与非门导通，输出为标与非门导通，输出为标准低电平常，所允许的准低电平常，所允许的RI最小值。一般最小值。一般RON=2k。16/71T1T2R1R3RIvI+VCC(a)测试图测试图012345RI(k)vI(V)1.4(b)特性曲线特性曲线17/71u与与非非门门多多余余端端的的处处理理：输输入入信信号号数数目目少少于于与非门输入端个数，出现多余端。与非门输入端个数，出现多余端。u与非门输入端悬空相当于接高电平与非门输入端悬空相当于接高电平u实实际际运运用用时时，不不接接受受悬悬空空的的方方法法，防防止止干干扰信号引入扰信号引入u多余输入端多余输入端u接电源的正端或固定高电平接电源的正端或固定高电平u并联运用并联运用18/713、TTL与非门的输出特性与非门的输出特性 vTTL与与非非门门实实际际工工作作时时，输输出出端端总总要要接接负负载载，产产生生负负载载电电流流，此此电电流流也也在在影影响响输输出出电电压压的大小。的大小。v输输出出电电压压与与负负载载电电流流之之间间的的关关系系曲曲线线，称称为为输输出出特特性性。输输出出电电压压有有高高电电平平、低低电电平平两种状态，所以有两种输出特性。两种状态，所以有两种输出特性。19/71v与与非非门门输输入入全全为为高高电电平平常常，输出为低电平。输出为低电平。vT1管倒置工作，管倒置工作，vT2、T5管饱和导通，管饱和导通，vT3管微导通，管微导通，T4管截止。管截止。v其其基基极极电电流流很很大大，是是灌灌电电流流负载。负载。输出为低电平常的输出特性输出为低电平常的输出特性 T5VCCiLIB5VOLRL(a)输出级等效电路输出级等效电路20/71IOLmaxVOLmax01020304050iL(mA)vOL(V)1(b)输出特性曲线输出特性曲线221/71输出为高电平常的输出特性输出为高电平常的输出特性 当与非门输入端其中有当与非门输入端其中有一端为低电平常，输出为一端为低电平常，输出为高电平。高电平。T1管处于饱和状态，管处于饱和状态，T2、T5管截止，管截止，T3、T4管导通。管导通。这时输出级等效电路如这时输出级等效电路如图图2-11(a)所示，负载是拉所示，负载是拉电流负载。电流负载。R2R4R5RLiLvOVCCT3T4(a)输出级等效电路输出级等效电路22/71IOHmaxVOHmin010203040iL(mA)vOH(V)1(b)输出特性曲线输出特性曲线233.6010203040iL(mA)vOH1(b)输出特性曲线输出特性曲线233.623/714、带负载实力、带负载实力TTL与与非非门门的的输输出出端端接接上上负负载载后后，负负载载有灌电流负载和拉电流负载。有灌电流负载和拉电流负载。v灌灌电电流流负负载载增增加加会会使使与与非非门门的的输输出出低低电电平平上升。上升。v拉拉电电流流负负载载增增加加会会使使与与非非门门的的输输出出高高电电平平下降；下降；24/71IIHIIHIL+VCC+VCC+VCCR3R4R1R1R5T4T3T1T1(a)拉电流负载拉电流负载IISIISIL+VCC+VCC+VCCR4R1R1T5T4T1T1(b)灌电流负载灌电流负载25/71v电电路路输输出出高高、低低电电平平常常有有输输出出电电阻阻，所所以以输输出出的的高高、低低电电平平随随负负载载电电流流变变更更，变更小，说明门的带负载实力强。变更小，说明门的带负载实力强。v用用输输出出电电平平变变更更不不超超过过某某一一规规定定值值（高高电电平平不不低低于于高高电电平平下下限限值值VOHmin，低低电电平平不不高高于于低低电电平平的的上上限限值值VOLmax）时时的的最最大大负负载载电电流流，来来定定量量描描述述门门电电路路的带负载实力大小。的带负载实力大小。26/71v负负载载电电流流大大，带带负负载载实实力力强强；反反之之，带带负负载载实力弱。实力弱。v一一个个门门的的输输出出电电平平有有高高电电平平、低低电电平平之之分分，因因此此，说说这这个个门门的的带带负负载载实实力力，必必需需综综合合考考虑虑输输出出高高电电平平常常的的带带负负载载实实力力和和输输出出低低电电平平常的带负载实力。常的带负载实力。v扇出系数：门电路驱动同类门的最大数目。扇出系数：门电路驱动同类门的最大数目。27/712.2.4 TTL与非门的动态特性与非门的动态特性 平均传输延迟时间平均传输延迟时间 二二极极管管、三三极极管管存存在在开开关关时时间间，由由二二极极管管和和三三极极管管构构成成的的TTL电电路路的的状状态态转转换换须须要要确确定定的的时时间间，即即输输出不能马上响应输入信号的变更，而有确定的延迟。出不能马上响应输入信号的变更，而有确定的延迟。而而电电阻阻、二二极极管管、三三极极管管等等元元器器件件寄寄生生电电容容的的存存在在，还还会会使使输输出出电电压压波波形形的的上上升升沿沿和和下下降降沿沿变变得得不不那那么么陡。陡。传传输输延延迟迟时时间间小小，表表明明门门的的工工作作速速度度可可以以高高，反反之之，门的工作速度必需降低。门的工作速度必需降低。28/71平均传输延迟时间平均传输延迟时间 tPHLtPLHvIvOVm1/2 Vm1/2 Vm29/71动态尖峰电流动态尖峰电流 静静态态时时TTL与与非非门门电电路路的的电电源源电电流流比比较较小小，在在10mA左左右右。在在动动态态状状况况下下，由由于于T5工工作作在在深深饱饱和和状状态态，T4必必定定在在T5截截止止之之前前就就导导通通了了。这这样样就就出出现现了了瞬瞬间间T4和和T5都都导导通通的的状状态态。这这一一瞬瞬间间电电源源电电流流比比静静态态时时的的电电源源电电流流大大，但但持持续续时时间间较较短短，故故称称之之为为尖尖峰峰电电流流或或浪浪涌涌电电流流。输输出出由由高高电电平平变变为为低低电电平平常常，也也会会出出现现T4、T5都都导导通通，导导致致ICC出现尖峰。出现尖峰。30/71电源的尖峰电流在电路内部流通时，会在电源线和电源的尖峰电流在电路内部流通时，会在电源线和地线上产生电压降，形成一个干扰源，为此，要实行地线上产生电压降，形成一个干扰源，为此，要实行合理的接地和去耦措施，使之在允许范围内。合理的接地和去耦措施，使之在允许范围内。在工作频率较高时，尖峰电流对电源平均电流影响在工作频率较高时，尖峰电流对电源平均电流影响不行忽视。它使电源的平均电流增大，这就要求加大不行忽视。它使电源的平均电流增大，这就要求加大电源的容量。电源的容量。vOicctt0031/712.3 其他类型的其他类型的TTL门电路门电路 TTL门电路除了与非门外，还有其它逻门电路除了与非门外，还有其它逻辑功能的门电路，如与门、或门、或非门、辑功能的门电路，如与门、或门、或非门、与或非门、异或门、同或门、集电极开路门与或非门、异或门、同或门、集电极开路门和三态门等，还有与扩展器、或扩展器和与和三态门等，还有与扩展器、或扩展器和与或扩展器等。或扩展器等。32/71集电极开路门集电极开路门(OC门门)v线与线与：把几个逻辑门：把几个逻辑门的输出端干脆连在一的输出端干脆连在一起实现逻辑与。起实现逻辑与。vTTL与非门干脆线与与非门干脆线与出现的问题：出现的问题：F1=1，F2=0就会在电就会在电源和地之间形成一个低源和地之间形成一个低阻通路，破坏了逻辑关阻通路，破坏了逻辑关系，而且还会把截止门系，而且还会把截止门中的导通管中的导通管T4烧坏。烧坏。33/71电路结构：电路结构：把把TTL与非门电路的推拉输出与非门电路的推拉输出级改为三极管集电极开路输出级改为三极管集电极开路输出,称为集电极称为集电极开路开路(Open Collector)门电路。门电路。RL上上拉拉电电阻阻34/71几个几个OC门的输出端干脆并联后可共用一个集电门的输出端干脆并联后可共用一个集电极负载电阻极负载电阻RL和电源和电源VCC。只要恰当地选择电源电压和负载电阻，就可以只要恰当地选择电源电压和负载电阻，就可以保证输出电平的高、低要求，而又有效地防止输出管保证输出电平的高、低要求，而又有效地防止输出管电流过大。电流过大。ABF(b)逻辑符号逻辑符号AB&ABF(b)逻辑符号逻辑符号AB&F FABT1T2T5R1R2RLR3VC CVOF(a)逻辑图逻辑图35/71集电极负载电阻集电极负载电阻RL的选择的选择利用利用OC门可以实现线与功能。门可以实现线与功能。当有当有m个个OC门干脆并联，并带有门干脆并联，并带有n个与非门个与非门作负载时，只要公共外接负载电阻作负载时，只要公共外接负载电阻RL选择选择适当，就可以保证输出高电平不低于规定适当，就可以保证输出高电平不低于规定的的VOHmin值；又可以保证输出低电平不值；又可以保证输出低电平不高于规定的高于规定的VOLmax。而且也不会在电源。而且也不会在电源和地之间形成低阻通路。和地之间形成低阻通路。36/71v若若m个个OC与非门的输出都为高电平干脆并联，则与非门的输出都为高电平干脆并联，则线与结果为高电平。线与结果为高电平。为保证并联输出高电为保证并联输出高电平不低于规定的平不低于规定的VOHmin值，则要求值，则要求RL取值不取值不能太大，才能保证能太大，才能保证VCC-IRLRLVOHmin。OC门门个数个数 TTL与非门输入与非门输入端的个数端的个数 OC门输出管截门输出管截止时的漏电流止时的漏电流 负载门每个输入端负载门每个输入端为高电平常的输入为高电平常的输入漏电流漏电流 IRL=mIOH+pIIH VCC-(mIOH+pIIH)RLVOHmin RL最大值最大值RLmax为：为：VCC-IRLRLVOHmin37/71v当当OC门线与输出为低电平常，从最不利状况门线与输出为低电平常，从最不利状况考虑，设只有一个考虑，设只有一个OC门处于导通状态，而其门处于导通状态，而其它的它的OC门均截止。门均截止。RL不能太小，应保证不能太小，应保证在全部的负载电流全部在全部的负载电流全部流入唯一导通的流入唯一导通的OC门时，门时，线与输出低电平仍能低线与输出低电平仍能低于规定的于规定的VOLmax值，值，即即VCC-IRLRLVOLmax。OC门导通时的门导通时的最大负载电流最大负载电流 TTL与非门输与非门输入短路电流入短路电流 注：无论一个门有注：无论一个门有几个输入端接在几个输入端接在VOL上，上，IIS都是同样大。都是同样大。IRL=IOL-nIIS VCC-IRLRLVOLmaxVCC-(IOL-nIIS)RLVOLmaxRL最小值最小值RLmin为：为：RLminRLRLmax 38/71OC门的应用：门的应用：实现与或非逻辑实现与或非逻辑(线与线与)将几个将几个OC门的输出干脆并联在一起，然后通门的输出干脆并联在一起，然后通过一个公共上拉电阻过一个公共上拉电阻RL接到电源接到电源VCC上。上。，实现了与或实现了与或非的功能非的功能 39/71实现电平转移实现电平转移 在数字系统的接口（与外部设备相联系在数字系统的接口（与外部设备相联系的电路）须要有电平转换的时候，常用的电路）须要有电平转换的时候，常用OC门实现。门实现。，RL(10V)ABVCCF&40/71用作驱动器用作驱动器 用用OC门驱动指示灯、继电器和脉冲变压器等。门驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻由指示灯代当用于驱动指示灯时，上拉电阻由指示灯代替，指示灯的一端于替，指示灯的一端于OC门的输出相连，另门的输出相连，另一端接上电源。一端接上电源。假如电流过大，可串入一个适当的限流电阻。假如电流过大，可串入一个适当的限流电阻。，41/712.3.2 三态输出门（三态输出门（TSL门）门）三态逻辑（三态逻辑（Three State Logic）输出门，简）输出门，简称称TSL门。它是在一般门电路的基础上增加门。它是在一般门电路的基础上增加限制电路和限制端构成的。限制电路和限制端构成的。三态输出是指三态门处于工作状态三态输出是指三态门处于工作状态高电平高电平低电平低电平非工作状态的高阻态非工作状态的高阻态(禁止态、开路态禁止态、开路态)42/71ABT1T2T3T4T5R1R2R4R3VccVoFR5ENABFENENABFEN&工作原理工作原理43/71三态门的用途：三态门的用途：在总线传输中的应用在总线传输中的应用v利用三态门向同一个总线利用三态门向同一个总线MN上轮番传输信号不会相上轮番传输信号不会相互干扰。互干扰。v工作条件是：在任何时间工作条件是：在任何时间里只能有一个三态门处于里只能有一个三态门处于工作状态，其余的门处于工作状态，其余的门处于高阻态。高阻态。A1B1EN1&MN总总线线A2B2EN2AnBnENn44/71实现数据双向传输实现数据双向传输vEN=0，G1高阻，高阻，N经经G2向向M送数据。送数据。EN=1，G2高阻，高阻，M经经G1向向N送数据。送数据。D0D1EN11MN总总线线G1G2ENEN45/712.4 MOS逻辑门逻辑门v单单极极型型MOS(Metal Oxide Semiconductor)集成电路分集成电路分PMOS、NMOS和和CMOS三种。三种。vNMOS电电气气性性能能较较好好，工工艺艺较较简简洁洁，适适合合制制作作高高性性能能的的存存储储器器、微微处处理理器器等等大大规规模模集集成成电路。电路。v而而由由NMOS和和PMOS构构成成的的互互补补型型CMOS电电路路以以其其性性能能好好、功功耗耗低低等等显显著著特特点点，得得到到愈愈来愈广泛的应用。来愈广泛的应用。46/71NMOS反相器反相器vT1管管为为工工作作管管(驱驱动动管管、限限制制管管)，T2管管为为负负载管，故此电路称为有源负载反相器。载管，故此电路称为有源负载反相器。VDDT2T1vOvIVILVIHVOHVOLGGDSSD47/71饱和型负载反相器有两个缺点：饱和型负载反相器有两个缺点：输输出出高高电电平平低低。由由于于负负载载管管T2导导通通时时，栅栅源源间间至至少少要要保保持持等等于于开开启启电电压压VT2的的电电压压，所所以以输输出出高高电电平平较较电电源源电电压压低低一一个个开开启启电电压压值值。为为了了保保证证有有足足够够高的输出高电平，必需增大电源电压。高的输出高电平，必需增大电源电压。为为了了保保证证输输出出低低电电平平足足够够低低，要要求求RDS2相相应应的的增增大大，造造成成工工作作管管关关闭闭时时，输输出出端端杂杂散散电电容容或或负负载载电电容容CO的的充充电电时时间间较较长长，使使输输出出电电压压上上升升沿沿拖拖长长，降低了工作速度。降低了工作速度。对对同同一一个个MOS负负载载管管，若若要要提提高高电电路路的的速速度度，就就必必需需减减小小其其导导通通电电阻阻，让让它它工工作作在在非非饱饱和和区区，即即工工作作在在可可变变电电阻阻区区。这这样样，可可以以提提高高电电路路的的工工作作速速度，降低电路的功率损耗。度，降低电路的功率损耗。48/71非非饱饱和和型型有有源源负负载载反反相器相器该该反反相相器器负负载载管管的的栅栅极极接接受受独独立立电电源源VGG，当当 VGG-VDDVT2时时，负负载载管管T2工工作作在在非非饱饱和和区区。输输出出电电平平可可接接近近VDD值值，电电路路的的工工作作速速度度提提高高，功率损耗降低。功率损耗降低。缺缺点点是是增增加加了了一一个个电电源。源。VDDT2T1vOvIVILVIHVOHVOLVGG49/71NMOS与非门与非门v当当输输入入A、B都都为为高高电电平平常常，串串联联的的两两个个工工作作管管T1、T2都都导导通通，电电路的输出即为低电平；路的输出即为低电平；v当当输输入入A、B中中有有一一个个为为低低电电平平常常，则则串串联联的的两两个个工工作作管管T1、T2中中必必有有一一个个截截止止，则则使使电电路输出为高电平。路输出为高电平。VDDT3T2FAT1B50/71NMOS或非门或非门VDDT3T1FAT2BBFT1T2T3VDDA51/71NMOS 与或非门与或非门VDDT5T1FAT3CT2BT4D52/71NMOS异或门异或门v当当A、B都都为为高高电电平平或或都都为为低低电电平平常常，T1、T2都都截截止止，F1为为高高电电平平，F为低电平；为低电平；v当当A、B中中有有一一个个为为高高电电平平而而另另一一个个为为低低电电平平常常，T1和和T2中中必必有有一一个个管管导导通通，致致使使F1为为低低电电平平，F为高电平。为高电平。VDDT3T1FAT2BT4T5F153/71NMOS三态门三态门v当当E为为高高电电平平常常，两两个个或或非非门门G1、G2输输出出均均为为低低电电平平，致致使使T1、T2管管都都截截止止，电电路路输输出出F呈呈现现高高阻阻状状态；态；v若若E为为低低电电平平常常，两两个个或或非非门门G1、G2都都起起非非门门作作用用，若若A为为低低电电平平常常，或或非非门门G1输输出出为为高高电电平平，使使T1管管导导通通，同同时时使使G2输输出出为为低低电电平平，使使T2管管截截止止，电电路路输输出出为低电平，为低电平，F=A。VDDT2T1FAE1111G2G154/712.4.2 CMOS门电路门电路主要介绍以下内容：主要介绍以下内容：CMOS反相器反相器CMOS与非门与非门CMOS或非门或非门CMOS三态门三态门CMOS传输门传输门 55/71CMOS反相器反相器vCMOS反相器是构成反相器是构成CMOS集成电路的基本单元。集成电路的基本单元。v CMOS 电路的结构特点是：电路的结构特点是：一个一个N沟道管和一个沟道管和一个P沟道沟道管配对运用，即管配对运用，即N、P互补。互补。v电源电压条件：电源电压条件：CMOS反相反相器要求电源电压大于两个管器要求电源电压大于两个管子开启电压的确定值之和。子开启电压的确定值之和。VDDT2(P)T1(N)vOFvIASSGGDDV V V V56/71特点特点CMOS反反相相器器的的静静态态功功耗耗特特别别小小(TTL静静态态功耗单位功耗单位mW)。静静态态：总总是是一一管管导导通通和和一一管管截截止止，漏漏电电流流很小很小(nA)，静态功耗特别小，静态功耗特别小(W)。动动态态：转转换换时时电电流流大大(若若工工作作频频率率高高，功功耗耗mW左右）左右）57/71CMOS反反相相器器输输出出电电压压的的上上升升时时间间和和下下降降时间都比较小，电路的工作速度大为提高。时间都比较小，电路的工作速度大为提高。缘缘由由：由由于于CMOS反反相相器器的的工工作作管管和和负负载载管管不不同同时时导导通通，因因此此其其输输出出电电压压不不取取决决于于两两管管的的导导通通电电阻阻之之比比。这这样样，通通常常可可使使PMOS负负载载管管和和NMOS工工作作管管的的导导通通电电阻阻都都较较小小。所所以以，CMOS反反相相器器输输出出电电压压的的上上升升时时间间和和下下降降时时间间都都比比较较小小，电电路路的的工工作作速速度度大大为提高。为提高。58/71CMOS与非门与非门v当输入当输入A、B都为高都为高电平常，串联的电平常，串联的NMOS管管 T1、T2管管都导通，并联的都导通，并联的PMOS管管T3、T4都截都截止，因此输出为低电止，因此输出为低电平；平；v当输入当输入A、B中有一中有一个为低电平常，两个个为低电平常，两个串联的串联的NMOS管中必管中必有一个截止，于是电有一个截止，于是电路输出为高电平。路输出为高电平。VDDT4(P)T2(N)FBAT1(N)T3(P)59/71CMOS或非门或非门v当当输输入入A、B至至少少有有一一个个高高电电平平常常，并并联联的的NMOS管管T1和和T2中中至至少少有有一一个个导导通通，串串联联的的PMOS管管T3、T4至至少少有有一一个个截截止止，因因此此输出为低电平；输出为低电平；v当当输输入入A、B都都为为低低电电平平常常，并并联联NMOS管管T1和和T2都都截截止止，串串联联PMOS管管T3和和T4都都导导通通，于于是是电电路路输输出为高电平。出为高电平。VDDT2(N)FT1(N)T4(P)BAT3(P)60/71CMOS三态门三态门v当当限限制制端端E为为高高电电平平常常，NMOS管管 T1和和PMOS管管T4均均截截止止，电电路路输输出出端端F呈呈现现高高阻阻态；态；v当当限限制制端端E为为低低电电平平常常，T1和和T4管管同同时时导导通通，T2和和T3管管构构成成的的CMOS 反反相相器器正正常常工工作。作。VDDT2(N)FT1(N)T4(P)ENAT3(P)161/71CMOS传输门传输门 u它是利用结构上完全对称的它是利用结构上完全对称的NMOS管和管和PMOS管，按闭环互管，按闭环互补形式连接而成的一种双向传输补形式连接而成的一种双向传输开关。开关。u传输门的导通电阻很低，约几百传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止欧姆，相当于开关接通，其截止电阻很高，可大于电阻很高，可大于109欧姆，相当欧姆，相当于开关断开。接近于志向开关。于开关断开。接近于志向开关。u因为因为MOS管的漏极和源极在结构管的漏极和源极在结构上完全对称，可以互换，所以传上完全对称，可以互换，所以传输门的输入端和输出端也可以互输门的输入端和输出端也可以互换。换。VDDvIvOTPTNCC(a)(a)逻辑电路逻辑电路TGCC(b)(b)逻辑符号逻辑符号vOvI62/71模拟开关模拟开关v利用利用CMOS传输门传输门和非门可构成模拟和非门可构成模拟开关。开关。v当当C=1时，模拟开时，模拟开关导通，关导通，vvO=vI(或或vI=vO)；v当当C=0时，模拟开时，模拟开关截止，输入和输关截止，输入和输出之间断开。出之间断开。TGvIvOCC163/712.5 数字集成电路运用中应留意的问题数字集成电路运用中应留意的问题2.5.1 TTL运用中应留意的问题运用中应留意的问题1、电源、电源5V0.5V(5V0.25V)。电源入口加装滤波电容。电源入口加装滤波电容。逻辑电路与强电限制电路要分别接地。逻辑电路与强电限制电路要分别接地。为防止电源输入端的高频干扰，可加装高频为防止电源输入端的高频干扰，可加装高频滤波电容。滤波电容。64/712、输入端、输入端不能干脆与高于不能干脆与高于+5.5或低于或低于-0.5V的电源相接。的电源相接。多余输入端不允许悬空。多余输入端不允许悬空。与门、与非门可以将多余输入端通过电阻接电源，与门、与非门可以将多余输入端通过电阻接电源，多余输入端与运用的输入端并接。多余输入端与运用的输入端并接。将或门、或非门的多余输入端接地。将或门、或非门的多余输入端接地。触发器的多余输入端及置触发器的多余输入端及置0、置、置1端应依据要求接端应依据要求接VCC或接地。或接地。3、输出端、输出端TTL电路输出端不允许与电路输出端不允许与VCC干脆相连。干脆相连。65/712.5.2 CMOS电路运用中应留意的问题电路运用中应留意的问题1、最大额定值、最大额定值各项性能指标不能超过最大额定值。各项性能指标不能超过最大额定值。2、电源、电源电源电压正常。电源电压正常。电源极性不能接反。电源极性不能接反。电流不能过大。电流不能过大。66/713、输入端、输入端输入端不允许悬空。输入端不允许悬空。输入高电平不得高于输入高电平不得高于VDD+0.5V；输入低电平不得；输入低电平不得低于低于VSS-0.5V。输入端电流一般应限制在输入端电流一般应限制在1mA以内。以内。输入脉冲信号上升和下降沿应小于几微秒。输入脉冲信号上升和下降沿应小于几微秒。4、输出端、输出端CMOS驱动实力比驱动实力比TTL要小很多，但要小很多，但CMOS驱动驱动CMOS的实力很强。的实力很强。67/715、防止静电击穿的措施、防止静电击穿的措施保存时应用导电材料屏蔽，或把全部保存时应用导电材料屏蔽，或把全部引脚短路。引脚短路。焊接时应断开电烙铁电源。焊接时应断开电烙铁电源。各种测量仪器均要良好接地。各种测量仪器均要良好接地。通电测试时，应先开电源再加信号，通电测试时，应先开电源再加信号，关机时应先关信号源再关电源。关机时应先关信号源再关电源。插拨插拨CMOS芯片时应先切断电源。芯片时应先切断电源。68/712.5.3 数字集成电路接口数字集成电路接口1、TTL电路与电路与CMOS电电路的接口路的接口TTL-CMOS接口接口在在TTL输出端接一输出端接一个上拉电阻至电源个上拉电阻至电源+5V，便可抬高输出电压，便可抬高输出电压，以满足后级以满足后级CMOS电电路高电平输入的须要。路高电平输入的须要。R+5VTTLCMOS+5+15V69/71CMOS-TTL接口接口CMOS电路驱动电路驱动TTL电路的一个问题是有些电路的一个问题是有些CMOS电路不能供应足够电路不能供应足够的驱动电流。可用如图所的驱动电流。可用如图所示接口电路。示接口电路。.RbRcTCMOSTTL+5V70/712、TTL与三极管、与三极管、LED的接口的接口 TTL与三极管的接口与三极管的接口当须要用当须要用TTL电路限制较大的电流和较高的电压电路限制较大的电流和较高的电压时，可用时，可用TTL驱动三极管，再用三极管去驱动高电驱动三极管，再用三极管去驱动高电压、大电流的负载。压、大电流的负载。1TTL1TTL+5V71/71TTL-LED的接口的接口当用当用TTL驱动驱动LED时，需加一个限流电阻，时，需加一个限流电阻，电阻阻值不同，电阻阻值不同，LED亮度不同。亮度不同。1TTL+5V1TTL+5V低电平驱动低电平驱动高电平驱动高电平驱动