第五章MOS集成电路的版图设计-3.优秀PPT.ppt

第五章内容第五章内容MOS集成电路的寄生效应CMOS电路中的锁定效应MOS集成电路的工艺设计MOS集成电路的版图设计规则MOS集成电路的版图设计举例集成电路的版图设计举例补充w输入缓冲器w作为电平转换的接口电路w改善输入信号的驱动实力w输出缓冲器w驱动大电容（几十、上百pF）MOS集成电路的版图设计举例w输入栅爱护电路版图举例输入栅爱护电路版图举例w倒相器图形举例倒相器图形举例w门电路图形举例门电路图形举例w版图设计技巧版图设计技巧MOS电路输入栅爱护的必要性l栅氧化层厚度很薄l简洁被击穿l栅氧化层的绝缘性能好l存储电荷不易漏掉l栅极板的电容量很小l公式5-6，充电过程中击穿栅氧化层l静电荷或高电压会损坏MOS电路lESD（electrostatic Discharge）静电放电损伤l不行复原的多晶硅栅P衬底输入栅爱护电路l特点l在正常输入电压时，无电流通过l当电压上升但远低于栅击穿电压时就会有电流通过l对异样电压进行钳位l对浪涌电压快速响应l供应从管子放电的路径l最常用的设计是接受电阻-二级管电路l主要目的防止ESDl原理利用二级管特性输入ESD爱护电路CMOS电路的输入栅爱护电路l电阻、二极管网络（图5-33）l接受P阱制作的扩散电阻lDn1、Dn2二极管，击穿电压约为25伏lDp1、Dp2寄生二极管，击穿电压约为50伏l图5-34（电路图、版图）l接受多晶硅条制作电阻，400800l正向脉冲电压、负向脉冲电压爱护二极管，D1和D2的面积设计为500800m2l隔离环起到了抑制锁定效应的作用高速CMOS电路的输入栅爱护电路l图5-35多晶硅电阻、磷扩散电阻Dn1和Dn2寄生二极管电路图版图剖面图MOS集成电路的版图设计举例w输入栅爱护电路版图举例w倒相器图形举例w门电路图形举例w版图设计技巧倒相器图形举例门电路图形举例l图5-38，留意版图的布局l图5-39，四个晶体管、两个二极管l图5-40，留意P+隔离环MOS集成电路的版图设计举例w输入栅爱护电路版图举例w倒相器图形举例w门电路图形举例w版图设计技巧布局要合理引出端分布是否便于运用或其他有关电路兼容，是引出端分布是否便于运用或其他有关电路兼容，是否符合管壳引出先排列要求否符合管壳引出先排列要求特殊要求的单元是否支协作理，如特殊要求的单元是否支协作理，如P阱与阱与P管漏源管漏源P+区离远一些，使区离远一些，使npn下降，抑制下降，抑制Latch-up，尤，尤其是输出级更应留意其是输出级更应留意布局是否紧凑，以节约芯片面积，一般尽可能将各布局是否紧凑，以节约芯片面积，一般尽可能将各单元设计成方形单元设计成方形考虑到热场对器件工作的影响，应留意电路温度分考虑到热场对器件工作的影响，应留意电路温度分布是否合理布是否合理单元配置恰当芯片面积降低芯片面积降低10，管芯成品率，管芯成品率/圆片可提高圆片可提高1520多用并联形式；少用串联形式。为什么？多用并联形式；少用串联形式。为什么？大跨导管接受梳状或马蹄形，小跨导管接受大跨导管接受梳状或马蹄形，小跨导管接受条状图形，使图形排列尽可能规整条状图形，使图形排列尽可能规整 由于由于由于由于MOSMOS管串联，所以管串联，所以管串联，所以管串联，所以Ineff=IDn1=IDn2=kneff=kn/2=kn/NIneff=IDn1=IDn2=kneff=kn/2=kn/N 由于由于由于由于MOSMOS管并联，所以管并联，所以管并联，所以管并联，所以Ineff=IDn1+IDn2=kneff=2knIneff=IDn1+IDn2=kneff=2kn布线合理布线面积往往为其它电路元器件总面积的几倍，在布线面积往往为其它电路元器件总面积的几倍，在多层布线中尤为突出多层布线中尤为突出扩散条扩散条/多晶硅互连多为垂直方向，金属连线为水平多晶硅互连多为垂直方向，金属连线为水平方向，电源地线接受金属线，与其它金属线平行方向，电源地线接受金属线，与其它金属线平行（图（图5-41）长线连线用金属长线连线用金属多晶硅穿过多晶硅穿过AL线下面时，长度尽可能短，以降低寄线下面时，长度尽可能短，以降低寄生电容生电容留意留意VDD、VSS布线，连线要有适当的宽度（图布线，连线要有适当的宽度（图5-42梳状网络）梳状网络）简洁引起简洁引起“串扰串扰”的布线（主要为传送不同信号的的布线（主要为传送不同信号的连线），确定要远离，不行靠拢平行排列连线），确定要远离，不行靠拢平行排列CMOS电路版图设计对布线和接触孔的特殊要求为抑制为抑制Latch up，要特殊留意合理布置电源接触孔，要特殊留意合理布置电源接触孔和和VDD引线，减小横向电流密度和横向电阻引线，减小横向电流密度和横向电阻Rs、Rw接受接衬底的环形接受接衬底的环形VDD布线布线增多增多VDD、VSS接触孔，加大接触面积，增加连线接触孔，加大接触面积，增加连线坚固性坚固性对每一个对每一个VDD孔，在相邻阱中配以对应的孔，在相邻阱中配以对应的VSS接触接触孔，以增加并行电流通路孔，以增加并行电流通路尽量使尽量使VDD、VSS接触孔的长边相互平行接触孔的长边相互平行接接VDD的孔尽可能离阱近一些的孔尽可能离阱近一些接接VSS的孔尽可能支配在阱的全部边上的孔尽可能支配在阱的全部边上尽量不要使多晶硅位于尽量不要使多晶硅位于P+区域上区域上金属间距应留得较大一些金属间距应留得较大一些双层金属布线时的优化方案全局电源线、地线和时钟线用其次层金属线全局电源线、地线和时钟线用其次层金属线电源支线和信号线用第一层金属线（两层金电源支线和信号线用第一层金属线（两层金属之间用通孔（穿孔属之间用通孔（穿孔VIA）连接）连接）尽可能使两层金属相互垂直，减小交叠部分尽可能使两层金属相互垂直，减小交叠部分的面积的面积小结wIC设计主要流程设计主要流程wMOS集成电路的寄生效应集成电路的寄生效应w寄生电阻：可用阻容网络等效（公式寄生电阻：可用阻容网络等效（公式5-1）w随着器件电路尺寸按比例不断缩小，由互连系统产生的延迟随着器件电路尺寸按比例不断缩小，由互连系统产生的延迟已不容忽视已不容忽视w边际电容效应边际电容效应w寄生沟道（场区）防治措施寄生沟道（场区）防治措施w寄生双极型晶体管寄生双极型晶体管wLatch-up效应效应wpnpn四层结构四层结构w等效电路等效电路w触发条件和防止措施触发条件和防止措施w主要工艺流程主要工艺流程wAL栅栅CMOS工艺（了解）工艺（了解）w多晶硅栅多晶硅栅NMOS工艺工艺w硅栅硅栅CMOS工艺工艺wP阱阱CMOS工艺流程工艺流程wN阱阱CMOS工艺流程工艺流程w双阱双阱CMOS工艺流程工艺流程w硅局部氧化工艺（硅局部氧化工艺（LOCOS）wMOS集成电路版图设计规则集成电路版图设计规则w以为以为单位的设计规则单位的设计规则w微米设计规则微米设计规则w版图举例版图举例w输入爱护电路输入爱护电路w倒相器、门电路倒相器、门电路w总结版图的设计技巧总结版图的设计技巧作 业名词说明名词说明硅栅硅栅MOS工艺工艺SOICMOS以反向器为例，简要说明以反向器为例，简要说明P阱阱CMOS工艺流工艺流程，画出程，画出P阱阱CMOS的剖面图，说明的剖面图，说明CMOS电路的主要优点。电路的主要优点。由由CMOS电路的版图画出其电路图，说明电路的版图画出其电路图，说明逻辑关系。（课堂完成）逻辑关系。（课堂完成）名词说明wMOS的阈值电压w使沟道区源端半导体表面达到强反型所须要的栅压wCMOS的转折电压（阈值电压）w反相器的转化电平wEEPROMwElectrically Erasable Programmable Rom，利用低能沟道热电子的F-N隧道电流穿过氧化膜进入浮栅的方法来变更阈值电压，从而实现存储器的编程和擦除。MOS PROM从器件结构上分两类：一类是浮栅型，包括浮栅雪崩注入MOS结构（FAMOS）和迭栅MOS结构（SIMOS）和浮栅隧道氧化物结构（FLOTOX）；另一类是双层栅介质型，如MNOS（用氮化硅和二氧化硅作栅介质），MAOS（用三氧化二铝和二氧化硅作栅介质）。利用FAMOS和SIMOS可构成EPROM，利用FLOTOX和MNOS可构成EEPROMwMOS管的衬底偏置效应wVBS位置，产生效果w体效应因子r