第4章存储器优秀PPT.ppt

4.1 存储器分类和结构存储器分类和结构4.1.1 存储器分类存储器分类1.1.1.1.内存储器内存储器内存储器内存储器(内存或主存内存或主存内存或主存内存或主存)功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。特特点点：CPU可可以以直直接接访访问问并并与与其其交交换换信信 息，容量小，存取速度快。息，容量小，存取速度快。2.2.2.2.外存储器外存储器外存储器外存储器(外存外存外存外存)功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。特特点点：CPU不不能能直直接接访访问问，配配备备专专门门设设备备才才能能进进行行交交换换信信息息，容容量量大大，存取速度慢。存取速度慢。半导体存储器静态随机SRAM动态随机DRAM一次性编程PROM可擦除EPROM紫外光擦除UREPROM电擦除EEPROM读写存储器RAM只读存储器ROM双极型MOS掩膜ROM可编程ROM 3.半导体存储器分类半导体存储器分类 4.存储器的译码结构存储器的译码结构(1)单译码方式单译码方式 单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个单译码方式是一个“N NN中取中取中取中取中取中取1”1”1”的译码器，如图的译码器，如图的译码器，如图的译码器，如图的译码器，如图的译码器，如图4.44.44.4所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动所示。译码器输出驱动N NN根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根根字线中的一根，每根字线由字线由字线由字线由字线由字线由MMM位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线位组成。若某根字线被选中，则对应此线上的上的上的上的上的上的MMM位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放位信号便同时被读出或写入，经输出缓冲放大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个大器输出或输入一个MMM位的字。位的字。位的字。位的字。位的字。位的字。Ap-1Ap-2A1A0N 取 1 译 码 器基本存储电路p个输入M位位位位线线D0D1DM1N根字线根字线N=2p 个地址个地址W0W1 选中的字线输出M位Wn-1输出缓冲放大器 单译码寻址示意图(2)双译码方式双译码方式 双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择双译码方式采用的是两级译码电路。当字选择线的根数线的根数线的根数线的根数线的根数线的根数N NN很大时，很大时，很大时，很大时，很大时，很大时，N=2N=2N=2p pp中的中的中的中的中的中的p p p必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可必然也大，这时可将将将将将将p p p分成两部分，如：分成两部分，如：分成两部分，如：分成两部分，如：分成两部分，如：分成两部分，如：N=2N=2N=2p pp=2=2=2q+rq+rq+r=2=2=2q qq2 2 2r rr=X=X=XY YY，这，这，这，这，这，这样便将对样便将对样便将对样便将对样便将对样便将对N NN的译码分别由的译码分别由的译码分别由的译码分别由的译码分别由的译码分别由X XX译码和译码和译码和译码和译码和译码和Y YY译码两部分完译码两部分完译码两部分完译码两部分完译码两部分完译码两部分完成。成。成。成。成。成。A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制Y(列)地址译码及I/O控制数据输入数据输出A5A6A7A8A9 X(行)地址译码器 双译码结构示意图4.1.2 随机存储器随机存储器一、静态随机存储器一、静态随机存储器一、静态随机存储器一、静态随机存储器SRAMSRAM特点：特点：(1)不需要刷新，简化外围电路。不需要刷新，简化外围电路。(2)内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。六管静态RAM基本存储电路Y地址译码地址译码VccV7 I/OV8 I/OV3V4V5V2V6AV1B DiDiX地址译码地址译码 图图中中V1V2V1V2是是工工作作管管，V3V4V3V4是是负负载载管管，V5V6V5V6是是限限制制管管，V7V8V7V8也也是是限限制制管管，它它们们为为同同一一列列线线上上的的存储单元共用。存储单元共用。二、动态随机存储器二、动态随机存储器二、动态随机存储器二、动态随机存储器DRAMDRAM特点：特点：(1)每每次次读读出出后后，内内容容被被破破坏坏，要要采采取取恢恢复措施，即需要刷新，外围电路复杂。复措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。集成度高，功耗低。刷新放大器刷新放大器数据I/O线T1CS行选择信号行选择信号单管DRAM基本存储元电路T2列选择列选择 信号信号下图为单管动态下图为单管动态下图为单管动态下图为单管动态RAMRAM的基本存储电路，由的基本存储电路，由的基本存储电路，由的基本存储电路，由MOSMOS晶体管和一个电容晶体管和一个电容晶体管和一个电容晶体管和一个电容C CS S组成。组成。组成。组成。4.1.3 只读存储器只读存储器ROM一、掩膜一、掩膜一、掩膜一、掩膜ROMROM特点：特点：(1)器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用用户不能修改。户不能修改。(2)用于产品批量生产。用于产品批量生产。(3)可由二极管和三极管电路组成。可由二极管和三极管电路组成。R R R RVCC1234字线位4 位3 位2 位1输出数据数二极管二极管ROM阵列阵列4 3 2 1位位字字12340000101101011011特点：特点：(1)出厂时里面没有信息。出厂时里面没有信息。(2)用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。(3)只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编程不能擦除其内信息。除其内信息。二、可编程二、可编程二、可编程二、可编程ROM(PROM)ROM(PROM)熔丝式熔丝式熔丝式熔丝式PROMPROM的基本存储结构的基本存储结构的基本存储结构的基本存储结构特点：特点：(1)可以多次修改擦除。可以多次修改擦除。(2)EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。(3)E2PROM电可擦除。电可擦除。三、可擦除、可编程三、可擦除、可编程三、可擦除、可编程三、可擦除、可编程ROMROM（EPROMEPROM）EPROMEPROM的基本存储电路和的基本存储电路和的基本存储电路和的基本存储电路和FAMOSFAMOS结构结构结构结构P PP PS SD D SIO SIO22 SIO SIO22+N N基底基底源极源极漏极漏极多晶硅浮置栅多晶硅浮置栅字选线浮置栅场效应管位线(a)EPROM(a)EPROM的基本存储结构的基本存储结构(b)(b)浮置栅雪崩注入型场效应管结构浮置栅雪崩注入型场效应管结构四、电可擦除可编程四、电可擦除可编程四、电可擦除可编程四、电可擦除可编程ROMROM（EEPROMEEPROM）E2PROME2PROM是是一一种种在在线线（即即不不用用拔拔下下来来）可可编编程程只只读读存存储储器器，它它能能像像RAMRAM那那样样随随机机地地进进行行改改写写，又又能能像像ROMROM那那样样在在掉掉电电的的状状况况下下所所保保存存的的信信息息不不丢丢失失，即即E2PROME2PROM兼兼有有RAMRAM和和ROMROM的的双双重重功功能能特点，如图特点，如图4.184.18所示。所示。E2PROME2PROM的的另另一一个个优优点点是是擦擦除除可可以以按按字字节节分分别别进进行行（不不像像EPROMEPROM擦擦除除时时把把整整个个片片子子的的内内容容全变为全变为“1”“1”）。）。E E2 2PROMPROM结构示意图结构示意图结构示意图结构示意图+VG+VD+VG+VD五、五、五、五、FlashFlash存储器存储器存储器存储器 闪闪闪闪闪闪速速速速速速存存存存存存储储储储储储器器器器器器（Flash Flash Flash Flash Flash Flash MemoryMemoryMemoryMemoryMemoryMemory）是是是是是是一一一一一一种种种种种种新新新新新新型型型型型型的的的的的的半半半半半半导导导导导导体体体体体体存存存存存存储储储储储储器器器器器器，由由由由由由于于于于于于它它它它它它具具具具具具有有有有有有牢牢牢牢牢牢靠靠靠靠靠靠的的的的的的非非非非非非易易易易易易失失失失失失性性性性性性、电电电电电电擦擦擦擦擦擦除除除除除除性性性性性性以以以以以以及及及及及及低低低低低低成成成成成成本本本本本本（单单单单单单管管管管管管），对对对对对对于于于于于于须须须须须须要要要要要要实实实实实实施施施施施施代代代代代代码码码码码码或或或或或或数数数数数数据据据据据据更更更更更更新新新新新新的的的的的的嵌嵌嵌嵌嵌嵌入入入入入入式式式式式式应应应应应应用用用用用用是是是是是是一一一一一一种种种种种种志志志志志志向向向向向向的的的的的的存存存存存存储储储储储储器器器器器器，而而而而而而且且且且且且它它它它它它在在在在在在固有性能和成本方面有较明显的优势。固有性能和成本方面有较明显的优势。固有性能和成本方面有较明显的优势。固有性能和成本方面有较明显的优势。固有性能和成本方面有较明显的优势。固有性能和成本方面有较明显的优势。闪速存储器可实现大规模电擦除。闪速存储器可实现大规模电擦除。闪速存储器可实现大规模电擦除。闪速存储器可实现大规模电擦除。闪速存储器可实现大规模电擦除。闪速存储器可实现大规模电擦除。闪速存储器的擦除功能可快速清除整个器闪速存储器的擦除功能可快速清除整个器闪速存储器的擦除功能可快速清除整个器闪速存储器的擦除功能可快速清除整个器闪速存储器的擦除功能可快速清除整个器闪速存储器的擦除功能可快速清除整个器件中全部内容。件中全部内容。件中全部内容。件中全部内容。件中全部内容。件中全部内容。闪速存储器可以被擦除和重新编程几十万闪速存储器可以被擦除和重新编程几十万闪速存储器可以被擦除和重新编程几十万闪速存储器可以被擦除和重新编程几十万闪速存储器可以被擦除和重新编程几十万闪速存储器可以被擦除和重新编程几十万次而不会失效。次而不会失效。次而不会失效。次而不会失效。次而不会失效。次而不会失效。特点：特点：(1)固有的非易失性固有的非易失性 它不同于静态它不同于静态RAM，不须要备，不须要备用电池来确保数据存留，也不须要用电池来确保数据存留，也不须要磁盘作为动态磁盘作为动态RAM的后备存储器。的后备存储器。(2)经济的高密度经济的高密度 Intel的的1M位闪速存储器的成本位闪速存储器的成本按每位计要比静态按每位计要比静态RAM低一半以上。低一半以上。闪速存储器的成本仅比容量相同的闪速存储器的成本仅比容量相同的动态动态RAM稍高，但却节约了协助稍高，但却节约了协助（磁盘）存储器的额外费用和空间。（磁盘）存储器的额外费用和空间。特点：特点：(3)可干脆执行可干脆执行 由于省去了从磁盘到由于省去了从磁盘到RAM的加的加载步骤，查询或等待时间仅确定于载步骤，查询或等待时间仅确定于闪速存储器，用户可充共享受程序闪速存储器，用户可充共享受程序和文件的高速存取以及系统的快速和文件的高速存取以及系统的快速启动。启动。(4)固态性能固态性能 闪速存储器是一种低功耗、高密闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。度且没有移动部分的半导体技术。便携式计算机不再须要消耗电池以便携式计算机不再须要消耗电池以维持磁盘驱动器运行，或由于磁盘维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户组件而额外增加体积和重量。用户不必再担忧工作条件变坏时磁盘会不必再担忧工作条件变坏时磁盘会发生故障。发生故障。UgSgDg限制栅极CG浮空栅极FGNNP衬底DgSgUg字线位线氮氧化物隧道氧化物限制栅极CG浮空栅极FGNNP衬底DgSg 12VUg 0V擦除：从浮空栅移走电子限制栅极CG浮空栅极FGNNP衬底Dg 7VSg 0VUg 12V编程：为浮空栅增加电子字线Ug位线Ud源线UsFLASH存储阵列 举例：运用62256（32K8位）芯片和2164（64K1位）为8086CPU组织128KB存储系统。4.1.4 存储器的扩充存储器的扩充62256A0A14 OE CED0D724译码器62256A0A14 OE CED0D762256A0A14 OE CED0D762256A0A14 OE CED0D7Y0Y1Y2Y3A0A14A16A15 D0D72164A0A15 OE CEDDA0A15 OE CEDA0A15 OE CEA0A15D7D1D02164A0A15 OE CEDDA0A15 OE CEDA0A15 OE CEA16 以上存储器系统存在哪些问题？怎样解决？以上存储器系统存在哪些问题？怎样解决？62256A0A14 OE CED0D724译码器62256A0A14 OE CED0D762256A0A14 OE CED0D762256A0A14 OE CED0D7Y0Y1Y2Y3A0A14A16A15A18A17A19 D0D72164A0A15 OE CEDDA0A15 OE CEDA0A15 OE CEA0A15D7D1D02164A0A15 OE CEDDA0A15 OE CEDA0A15 OE CEA18A17A19A16思索题：1、在RAM中，哪种存储器集成度高，哪种存储器访问速度最块？一般在计算机的CACHE系统中，哪种存储器适合组成CACHE？2、在EPROM中，哪种存储器集成度高，并简述USB存储器的基本工作原理？3、在实模式下，CPU能运用到的最大存储空间是多少？为什么？4、有一种存储芯片24256（256K4位），须要组成存储空间为1MB的存储系统，须要这种芯片多少？并画出与CPU连接的简洁示意图。本节次课主要内容：本节次课主要内容：1、微型计算机系统内存体系结构 内存的分布 内存的组织 2、高速缓冲技术 CACHE的组织方式 CACHE的数据更新方式4.2 微型计算机存储器体系结构微型计算机存储器体系结构一、层次化的存储器体系结构寄存器组片内CACHE主板CACHE内存（DRAM，ROM）协助存储器（硬盘、软盘、U盘）CPU主机板二、内存的基本结构基本内存区高端内存区扩展内存区00000HA0000H9FFFFHFFFFFH 1、基本内存区 微机启动时，进入实模式，先运用基本内存区，容量为640KB，从00000H9FFFFH，其中00000H003FFH为中断向量表。2、高端内存区 高端内存区时主板BIOS等ROM运用的专用地址区，容量为384KB，地址范围：9FFFFH-FFFFFH其中F0000H-FFFFFH,64KB为BIOS区 A0000H-BFFFFH,128KB为显示缓冲区 C0000H-DFFFFH,128KB,硬盘、网卡等缓冲区 3、扩展内存 高档CPU的可以扩展到64GB（36位地址）三、16位微机内存的组织奇地址偶地址A19A1A0BHED15D0D15-D8D7-D0 1、按字节访问 A0=0,BHE=1 访问偶地址，数据在D0D7上传输。A0=1,BHE=0 访问奇地址，数据在D8D15上传输。2、按字访问 A00,BHE=0,数据在D0D15上传输。对准方式：1个总线周期 非对准方式：2个总线周期，高8位在奇地址，低8位在偶地址。A31A2BHE3D31D0D31-D24D23-D16D15-D8D7-D0BHE2BHE1BHE0四、32位微机存储器组织4.3 高速缓存技术CACHE一、概述1、CACHE系统的3个部分 CACHE模块：快速的SRAM；主存：DRAM；CACHE限制器2、CACHE命中率二、组织方式1、全相连方式 原理：主存中的一个区块可以映射到CACHE的任何地方 特点：为映射主存的区块供应的极大的敏捷性。缺点：CPU在确定数据是否在CACHE中时，须要比对每个块区的地址，则须要奢侈很多的时间。块区地址000000FFE2C420FEF8FFFFFC.EF526C13F67410247560242430302100003100100010.6F7292FFE301313100100010242430306F7292FF.21000031E30131311024756022位块区地址4字节数据块主存主存32位地址FFFFFCFFE2C4EF526C20FEF813F67400000016M DRAM2816位次SRAM4096位次SRAM块内字节地址31 23 2 1 0DRAM/CACHE选择 2、干脆映像方式 原理：主存的一个块区映射到CACHE的一个固定的地方 如：将主存划分为64KB的块区，块区内地址从0000HFFFFH，CACHE容量为64KB，其地址与块区内地址相对应。然后主存每块区定义一个索引号，假如该块区的数据在CACHE中，则CACHE的标记字段保存这些索引号。优点：只需比对索引号即可确定CACHE是否命中，提高了比对速度。缺点：主存中，同块区（同索引号）相邻的数据不确定在CACHE中，降低了命中率。标记索引主存32位地址块内字节地址31 23 15 2 1 0DRAM/CACHE选择12F122FF023FAB04AABBCCDD023FAB04F0EE1221FF44EE0000112233FFFC FFFFF80000 54000800040000FFFC 01FFF80000 00FFF800040000主存 索引 标记12F122FFF0EE1221AABBCCDDFF44EE0000112233FF01.540000FFFCFFF8000800040000索引8位标记 数据块16KB 64KB 3、组相联方式 原理：组相联方式与干脆映像方式类同，只是一个划分的内存块区中有多个数据与CACHE对应（CACHE被划分为多个块），这样提高了命中率。9位标记索引（13位）主存32位地址31 23 15 14 0DRAM/CACHE选择12F122FF023FAB04AABBCCDD023FAB04F0EE1221FF44EE00001122337FFC 1FF7FF80000 0540008000400007FFC 0017FF80000 0007FF800040000主存 索引 标记12F122FFF0EE1221AABBCCDDFF44EE00001122331FF001.0540000007FFC7FF8000800040000索引9位标记 数据块16KB 32KB023FAB04023FAB040081FF.05400232KB数据块2位区分块内地址三、CACHE的数据更新方式 问题的提出：1）由于存在CACHE，一个数据即保存在CACHE中，也保存在内存中，当数据更新时，会出现不一样性；2）当有多个处理器时，每个处理器都有自己的CACHE，同一个内存中的数据可能会在多个CACHE系统中，当数据更新时，其一样性不能保证。第一种问题的 解决方法：1、通写式 原理：每当CPU将数据写到CACHE中时，CACHE限制器就会把数据写回到内存中，主存的数据得到刚好更新。缺点：每次更新CACHE时，主存都有写操作，总线会很繁忙。2、缓冲通写式 原理：在主存和CACHE中加一个缓冲器，当CACHE更新时，先把数据写到缓冲器中，CPU的下一个操作周期时，缓冲器在把数据写到主存。3、回写式 原理：在CACHE中，设置一个更新标记位，当CACHE数据更新时，将标记置“1”。当CACHE数据区被新的内存块替换时，才把数据回写到前任主存，并将更新标记清“0”。其次种问题的解决方法：1、总线监视 原理：CACHE限制器监视总线，当发觉其它CACHE系统在回写主存，而且该数据在自己的CACHE中，则将自己对应的块区标记为无效。2、硬件监视 原理：特地设置一个硬件监视装置，当1个CACHE有写操作时，除了将数据写回到主存外，该监视器还将更新全部CACHE的数据。3、划分不行缓冲主存区 原理：划分一个大家公用的内存区，该区被标记为不被缓冲。4、CACHE清除法 原理：将CACHE中全部更新的数据写回主存，随后将全部系统中的CACHE清除。