电子工程师面试题合集.pdf

_ 精品资料单片机开发工程师（只允许30分钟完成）1.请列举出你所知道的单片机品牌？你使用过其中多少种？2.用你熟悉的单片机写一段10MS 软件件延时程序？3.已知一个数组 int aN-1 里面存放的 N个数是 0,1,2.N 这个自然数序列 N+1个数里面的 N个，请用最简单的算法找出缺少的是哪个数？（只要求写思路，不用写具体代码）4.请绘图说明如何使用单片机的I/O口实现 9个按键信号的输入，请简述工作原理和实现所需要注意的问题。（无需写代码）5.请简要绘图说明 NPN 型三极管的 IB，IC，VCE的关系，并指出截止区和饱和区。同时说明NPN型三极管饱和导通的条件？6.如何使用数字电路实现4兆到1兆的分频？7.你在布印制板的线路时最常用的走线宽度是多少？线宽和电流关系如何，例如需要1A电流需要多宽的走线？8.请说明以下电路中，当L+端分别为 0V，+5V，+24V 时，A端和B端的输出电平。（假设三极管的直流放大倍数为200倍）9.请简短地介绍你在以前的开发工作中所解决的一个技术问题。（要求包含以下要素：应用环境，功能需求，问题现象，解决思路，解决方法）硬件工程师面试试题模拟电路1、 基尔霍夫定理的内容是什么？基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入_ 精品资料一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式 (C= S/4 kd) 。3、最基本的如三极管曲线特性。4、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻， 改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点：电路的输出电压趋向于维持恒定。电流负反馈的特点：电路的输出电流趋向于维持恒定。5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈） ；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻， 改善放大器的线性和非线性失真，有效地扩展放大器的通频模拟电路）6、放大电路的频率补偿的目的是什么，有哪些方法？设计得当的放大电路中的频率补偿用于相位失真，可以用杨氏电阻，或自己设计的反馈电路进行补偿设计不得体的_ 精品资料电路频率补偿用于频率校正。7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。输入端频率除以 输出端的频率结果等于 1， 这个电路就是稳定的。可以使用滤波器改变频响曲线。滤波器种类很多很杂。8、给出一个差分运放， 如何相位补偿， 并画补偿后的波型图。没有给图， 但不难看出就是一个反馈电路的添加。只要找到反馈点，和适当的反馈值就可以了9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器） ，优缺 点 ，特别是广泛采用差分结构的原因。10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。无图，但是把共模分量和差模分量的意思弄明白，这个题目就解决了。 简单点说， 就是叠加瞬间电压和相减的瞬间电压值。11、画差放的两个输入管。12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。13、用运算放大器组成一个10倍的放大器。用3个三级管和几个电阻可以完成， 不需要运算放大器_ 精品资料14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall 时间15、电阻R和电容 C串联，输入电压为 R和C之间的电压，输出电压分别为 C上电压和 R上电 压 ，要求制这两种电路输入电压的频谱。当 RCT 时，给出输入电压波形图，绘制两种电路的输出波形图。16、有源滤波器和无源滤波器的原理及区别? 有源滤波器和无源滤波器的原理及区别就在于一个“ 源 ”上，就是一个核心频率发生器。无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小， 构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+2sin(2pif3t+90),当其通过低通、带 通、高通滤波器后的信号表示方式。这个题目没有出完全，低通、带 通、高通是需要截止频率和导通频率的。18、选择电阻时要考虑什么？功率，电阻精度。_ 精品资料19、在CMOS 电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么？用P管，不会影像精度20、给出多个 mos 管组成的电路求 5个点的电压。21、电压源、 电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述其优缺点。电压源、电流源指的是反馈类型。22、画电流偏置的产生电路，并解释。23、史密斯特电路 ,求回差电压。24、晶体振荡器 ,给出振荡频率让你求周期(应该是单片机的 ,12分之一周期 .) 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。考比兹基本振荡电路26、VCO是什么 ,什么参数 (压控振荡器 ) 27、锁相环有哪几部分组成？PD LF VCO 以及频率反馈构成28、锁相环电路组成，振荡器（比如用D触发器如何搭）。29、求锁相环的输出频率，给了一个锁相环的结构图。30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。31、一电源和一段传输线相连（长度为L,传输时间为 T） ，画出终_ 精品资料端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。这个问题是忽悠问题，请看题目提示：考虑传输线无损耗。32、微波电路的匹配电阻。33、DAC 和ADC 的实现各有哪些方法？1，请别人实现。 2，用集成块实现。 3，用电阻，电压比较器实现 . 34、A/D电路组成、工作原理。35、实际工作所需要的一些技术知识(面试容易问到 )。如电路的低功耗， 稳定，高速如何做到， 调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细。数字电路1、同步电路和异步电路的区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源， 因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连， 这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。2、什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟_ 精品资料之间没有固定的因果关系。3、什么是 线与 逻辑，要实现它，在硬件特性上有什么具体要求？线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc门来实现， 由于不用 oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。4、什么是 Setup 和Holdup 时间？Setup 翻译开始Holdup 翻译保持5、setup 和holdup 时间 ,区别. 6、解释 setup time 和hold time 的定义和在时钟信号延迟时的变化。hold time 随着 setup time 的延迟而延迟。7、解释 setup 和hold time violation ，画图说明，并说明解决办法。Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。 输入信号应提前时钟上升沿（如上升沿有效） T时间到达芯片，这个T就是建立时间 -Setup time. 如不满足setup time, 这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器.建立时间 (Setup Time)和保持时间（ Hold time ） 。建立时间是指在时钟边沿前，数据_ 精品资料信 号需要保持不变的时间。 保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability 的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。9、什么是竞争与冒险现象？怎样判断？如何消除？在组合逻辑中， 由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。10、你知道那些常用逻辑电平？TTL与COMS 电平可以直接互连吗？不能，常用逻辑电平：12V，5V，3.3V ；TTL和CMOS 不可以直接互连，由于TTL 是在 0.3-3.6V 之间，而CMOS 则是有在12V的有在 5V的。CMOS 输出接到 TTL是可以直接互连。TTL接到CMOS 需要在输出端口加一上拉电阻接到5V或者 12V。11、如何解决亚稳态。亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的_ 精品资料输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间， 触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。12、IC设计中同步复位与异步复位的区别。硬复位和 软复位13、MOORE 与 MEELEY 状态机的特征。14、多时域设计中 ,如何处理信号跨时域。合理使用流水线和中断15、给了 reg的setup,hold 时间，求中间组合逻辑的delay 范围。Delay T1max T3T2max 慢点比错好！17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck-q,还有clock 的delay, 写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题）18、 说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题）19 、一个四级的Mux, 其中第二级信号为关键信号如何改善_ 精品资料timing 。 （威盛 VIA 2003.11.06 上海笔试试题）20、给出一个门级的图， 又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点） ，全加器等等。（未知）22、卡诺图写出逻辑表达使。 （威盛 VIA 2003.11.06 上海笔试试题）23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。 （威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个标准的倒相器中P管的宽长比要比 N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。 （扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for _ 精品资料output rising edge.(less delay time) 。 （ 威 盛 笔 试 题 circuit design-beijing-03.11.09）29、画出 NOT,NAND,NOR 的符号， 真值表，还有transistor level的电路。（Infineon 笔试）30、画出 CMOS 的图，画出 tow-to-one mux gate 。 （威盛 VIA 2003.11.06 上海笔试试题）31、 用一个二选一 mux 和一个 inv实现异或。 （飞利浦大唐笔试）32、画出 Y=A*B+C 的cmos 电路图。 （科广试题）33、用逻辑们和 cmos 电路实现 ab+cd 。 （飞利浦大唐笔试）34、画出 CMOS 电路的晶体管级电路图，实现Y=A*B+C(D+E) 。（仕兰微电子）35、利用 4选1实现F(x,y,z)=xz+yz 。 （未知）36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简） 。37、给出一个简单的由多个NOT,NAND,NOR 组成的原理图，根据输入波形画出各点波形。 （Infineon 笔试）38、为了实现逻辑（ A XOR B ）OR （C AND D ） ，请选用以下逻辑中的一种，并说明为什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案： NAND （未知）39、用与非门等设计全加法器。 （华为）40、给出两个门电路让你分析异同。（华为）41、用简单电路实现，当A为输入时，输出 B波形为（仕兰微_ 精品资料电子）42、A,B,C,D,E 进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E 中1的个数比 0 多，那么 F输出为 1，否则F为0） ，用与非门实现，输入数目没有限制。（未知）43、用波形表示 D触发器的功能。（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。（扬智电子笔试）45、用逻辑们画出 D触发器。（威盛 VIA 2003.11.06 上海笔试试题）46、画出 DFF的结构图 ,用verilog 实现之。（威盛）47、画出一种 CMOS 的D锁存器的电路图和版图。 （未知）48、D触发器和 D锁存器的区别。（新太硬件面试）49、简述 latch 和filp-flop 的异同。（未知）50、LATCH 和DFF的概念和区别。（未知）51、latch与register 的区别 ,为什么现在多用 register. 行为级描述中latch 如何产生的。（南山之桥）52、用D触发器做个二分颦的电路.又问什么是状态图。 （华为）53、请画出用 D触发器实现 2倍分频的逻辑电路？（汉王笔试）54、怎样用 D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16? (Intel) 16 分频？56、用 filp-flop 和logic-gate 设计一个 1位加法器，输入carryin 和current-stage ，输出carryout 和next-stage （未知）_ 精品资料57、用D触发器做个 4进制的计数。（华为）58、实现 N位Johnson Counter,N=5。 （南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器， 15进制的呢？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL ，如设计计数器。 （未知）61、BLOCKING NONBLOCKING 赋值的区别。（南山之桥）62、写异步 D触发器的 verilog module 。 （扬智电子笔试）module dff8(clk , reset, d, q); input clk; input reset; input 7:0 d; output 7:0 q; reg 7:0 q; always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 63、用D触发器实现 2倍分频的 Verilog 描述？（汉王笔试）module divide2( clk , clk_o, reset); _ 精品资料input clk , reset; output clk_o; wire in; reg out ; always ( posedge clk or posedge reset) if ( reset) out = 0; else out = in; assign in = out; assign clk_o = out; endmodule 64、 可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用VHDL或VERILOG 、ABLE 描述8位D触发器逻辑。 （汉王笔试）PAL，PLD，CPLD ，FPGA 。module dff8(clk , reset, d, q); input clk; input reset; input d; output q; _ 精品资料reg q; always (posedge clk or posedge reset) if(reset) q = 0; else q = d; endmodule 65、请用 HDL描述四位的全加法器、5分频电路。（仕兰微电子）66、用VERILOG 或VHDL 写一段代码，实现 10进制计数器。（未知）67、用VERILOG 或VHDL 写一段代码， 实现消除一个 glitch 。 （未知）68、一个状态机的题目用verilog 实现（不过这个状态机画的实在比较差，很容易误解的） 。 （威盛 VIA 2003.11.06 上海笔试试题）69、描述一个交通信号灯的设计。 （仕兰微电子）70、画状态机， 接受 1，2，5分钱的卖报机， 每份报纸 5分钱。 （扬智电子笔试）71、设计一个自动售货机系统，卖soda 水的，只能投进三种硬币，要正确的找回钱数。 （1）画出 fsm （有限状态机） ； （2）用verilog 编程，语法要符合 fpga设计的要求。（未知）72、设计一个自动饮料售卖机，饮料10分钱，硬币有 5分和10分两种，并考虑找零：（1） 画出 fsm（有限状态机）； （2）用verilog_ 精品资料编程，语法要符合 fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程（未知）73、画出可以检测 10010 串的状态图 ,并verilog 实现之。（威盛）74、用FSM 实现101101 的序列检测模块。 （南山之桥）a为输入端， b为输出端，如果 a连续输入为 1101则b输出为 1，否则 为 0 。 例 如 a ：0001100110110100100110 b ：0000000000100100000000 请画出 state machine ；请用 RTL描述其 state machine 。 （未知）75、用 verilog/vddl 检测 stream 中的特定字符串（分状态用状态机写） 。 （飞利浦大唐笔试）76、用verilog/vhdl 写一个 fifo控制器 (包括空，满，半满信号 )。 （飞利浦大唐笔试）77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能： y=lnx ，其中， x 为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为35v 假设公司接到该项目后， 交由你来负责该产品的设计，试讨论该产品的设计全程。 （仕兰微电子）78、sram，falsh memory ，及dram 的区别？（新太硬件面试）79、给出单管 DRAM 的原理图 (西电版数字电子技术基础作者杨颂华、冯毛官 205页图914b) ， 问你有什么办法提高refresh time，总共有 5个问题，记不起来了。 （降低温度，增大电容存储容量） （Infineon 笔试）_ 精品资料80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （ 威 盛 笔 试 题circuit design-beijing-03.11.09）81、名词 :sram,ssram,sdram 名词 IRQ,BIOS,US SRAM：静态 RAM DRAM ：动态 RAM SSRAM ：Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM 。SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM 不同，异步SRAM 的访问独立于时钟，数据输入和输出都由地址的变化控制。 SDRAM ：Synchronous DRAM同步动态随机存储器B,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 压控振荡器的英文缩写(VCO) 。动态随机存储器的英文缩写(DRAM) 。名词解释，无聊的外文缩写罢了， 比如 PCI、 ECC 、 DDR 、 interrupt 、_ 精品资料pipeline 、IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器 ) RAM ( 动态随机存储器 )，FIR IIR DFT(离散傅立叶变换 )或者是中文的，比如：a.量化误差b.直方图c.白平衡IC设计基础（流程、工艺、版图、器件）1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS 、MCU、RISC 、CISC 、DSP、ASIC、FPGA 等的概念） 。 （仕兰微面试题目）2、FPGA 和ASIC 的概念，他们的区别。 （未知）答案：FPGA 是可编程 ASIC 。 ASIC: 专用集成电路， 它是面向专门用途的电路， 专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做 OTP 片、掩膜片，两者的区别何在？（仕兰微面试题目）OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP （One Time Program）是 MCU的一种存储器类型按其存储器类型可分为MASK( 掩模 )ROM 、OTP( 一次性可编_ 精品资料程)ROM 、FLASHROM 等类型。MASKROM 的MCU 价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSHROM 的MCU 程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途； OTP ROM 的MCU 价格介于前两者之间，同时又拥有一次性可编程能力， 适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）5、描述你对集成电路设计流程的认识。（仕兰微面试题目）6、简述 FPGA 等可编程逻辑器件设计流程。 （仕兰微面试题目）7、IC设计前端到后端的流程和eda工具。 （未知）8、从RTL synthesis 到tape out 之间的设计 flow,并列出其中各步使用的 tool. （未知）9、Asic的design flow 。 （威盛 VIA 2003.11.06 上海笔试试题）10、写出 asic前期设计的流程和相应的工具。（威盛）11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）先介绍下 IC开发流程：1.）代码输入（ design input) 用vhdl或者是 verilog 语言来完成器件的功能描述，生成hdl代码语言输入工具： SUMMIT VISUALHDL MENTOR RENIOR _ 精品资料图形输入 : composer(cadence); viewlogic (viewdraw) 2.）电路仿真（ circuit simulation) 将vhd 代码进行先前逻辑仿真，验证功能描述是否正确数字电路仿真工具：Verolog ：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具：*ANTI HSpice pspice ， spectre micro microwave: eesoft : hp 3.）逻辑综合（ synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay ）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程？（仕兰微面试题目）13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）_ 精品资料14、描述你对集成电路工艺的认识。（仕兰微面试题目）15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18 指的是什么？（仕兰微面试题目）16、请描述一下国内的工艺现状。 （仕兰微面试题目）17、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）18、描述 CMOS 电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）19、解释 latch-up 现象和 Antenna effect 和其预防措施 .（未知）20、什么叫 Latchup? （科广试题）21、什么叫窄沟效应 ? （科广试题）22、什么是 NMOS 、PMOS 、CMOS ？什么是增强型、耗尽型？什么是 PNP 、NPN ？他们有什么差别？（仕兰微面试题目）23、硅栅COMS 工艺中 N阱中做的是 P管还是 N管，N阱的阱电位的连接有什么要求？（仕兰微面试题目）24、画出 CMOS 晶体管的 CROSS-OVER 图（应该是纵剖面图） ，给出所有可能的传输特性和转移特性。（Infineon 笔试试题）25、以 interver 为例 ,写出 N阱CMOS 的process 流程,并画出剖面图。 （科广试题）26 、 Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process. （威盛笔试题circuit design-beijing-03.11.09）_ 精品资料27、说明 mos 一半工作在什么区。 （凹凸的题目和面试）28、画p-bulk 的nmos 截面图。（凹凸的题目和面试）29、写schematic note （？） ， 越多越好。（凹凸的题目和面试）30、寄生效应在 ic设计中怎样加以克服和利用。 （未知）31、太底层的 MOS 管物理特 *觉一般不大会作为笔试面试题，因为全是微电子物理， 公式推导太罗索， 除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence, Synopsys, Avant，UNIX 当然也要大概会操作。32、unix 命令cp -r, rm,uname 。 （扬智电子笔试）单片机、 MCU 、计算机原理1、简单描述一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。 （仕兰微面试题目）2、画出 8031 与2716 （2K*8ROM ）的连线图，要求采用三-八译码器， 8031 的P2.5,P2.4 和 P2.3 参加译码，基本地址范围为3000H-3FFFH 。该 2716 有没有重叠地址？根据是什么？若有，则写出每片 2716 的重叠地址范围。 （仕兰微面试题目）3、用8051 设计一个带一个 8*16键盘加驱动八个数码管（共阳）的原理图。（仕兰微面试题目）4、PCI总线的含义是什么？PCI总线的主要特点是什么？（仕兰微面试题目）5、中断的概念？简述中断的过程。（仕兰微面试题目）_ 精品资料6、如单片机中断几个/类型，编中断程序注意什么问题；（未知）7、要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051 完成。简单原理如下：由P3.4 输出脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0 八个开关来设置，直接与 P1口相连（开关拨到下方时为0，拨到上方时为 1，组成一个八位二进制数N） ，要求占空比为 N/256 。 （仕兰微面试题目）下面程序用计数法来实现这一功能，请将空余部分添完整。MOV P1 ，#0FFH LOOP1 ：MOV R4 ，#0FFH - MOV R3 ，#00H LOOP2 ：MOV A ，P1 - SUBB A ，R3 JNZ SKP1 - SKP1 ：MOV C ，70H MOV P3.4 ，C ACALL DELAY ：此延时子程序略- - _ 精品资料AJMP LOOP1 8、单片机上电后没有运转，首先要检查什么？（东信笔试题）首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“ X10” 档。另一个办法是测量复位状态下的 IO口电平， 按住复位键不放， 然后测量 IO口（没接外部上拉的 P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内ROM 的话（大部分情况下如此， 现在已经很少有用外部扩ROM 的了） ，一定要将 EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一） 。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF 的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF 的。遇到系统不稳定时， 就可以并上电容试试 （越靠近芯片越好）。9、What is PC Chipset? （扬智电子笔试）_ 精品资料芯片组（ Chipset ）是主板的核心组成部分，按照在主板上的排列位置的不同， 通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU 的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC 纠错等支持。 南桥芯片则提供对 KBC（键盘控制器）、RTC （ 实 时 时 钟 控 制 器 ） 、 USB （ 通 用 串 行 总 线 ） 、 Ultra DMA/33(66)EIDE 数据传输方式和 ACPI（高级能源管理） 等的支持。其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge ） 。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展， Intel 的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、 MODEM 和USB直接接入主芯片，能够提供比 PCI总线宽一倍的带宽，达到了266MB/s 。10、如果简历上还说做过cpu 之类，就会问到诸如 cpu如何工作，流水线之类的问题。（未知）11、计算机的基本组成部分及其各自的作用。（东信笔试题）12、请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。 （汉王笔试）13、cache 的主要部分什么的。 （威盛 VIA 2003.11.06 上海笔试试题）14、同步异步传输的差异（未知）15、串行通信与同步通信异同,特点 ,比较。 （华为面试题）16、RS232c 高电平脉冲对应的 TTL逻辑是 ?(负逻辑 ?) （华为面_ 精品资料试题）信号与系统1、的话音频率一般为3003400HZ ，若对其采样且使信号不失真，其最小的采样频率应为多大？若采用8KHZ 的采样频率，并采用 8bit的PCM编码，则存储一秒钟的信号数据量有多大？（仕兰微面试题目）2、什么耐奎斯特定律,怎么由模拟信号转为数字信号。（华为面试题）3、如果模拟信号的带宽为5khz, 要用 8K的采样率，怎么办？(lucent) 两路？4、信号与系统 :在时域与频域关系。 （华为面试题）5、给出时域信号，求其直流分量。（未知）6、给出一时域信号，要求（1）写出频率分量，（2）写出其傅立叶变换级数；（3）当波形经过低通滤波器滤掉高次谐波而只保留一次谐波时，画出滤波后的输出波形。（未知）7、sketch 连续正弦信号和连续矩形波(都有图 )的傅立叶变换。（Infineon 笔试试题）8、拉氏变换和傅立叶变换的表达式及联系。（新太硬件面题）DSP 、嵌入式、软件等1、请用方框图描述一个你熟悉的实用数字信号处理系统，并做简要的分析； 如果没有， 也可以自己设计一个简单的数字信号处理系统，并描述其功能及用途。 （仕兰微面试题目）_ 精品资料2、数字滤波器的分类和结构特点。（仕兰微面试题目）3、IIR，FIR滤波器的异同。（新太硬件面题）4 、 拉 氏 变 换 与 Z 变 换 公 式 等 类 似 东 西 ， 随 便 翻 翻 书 把如.h(n)=-a*h(n-1)+b* (n) a.求h (n) 的z变换； b.问该系统是否为稳定系统； c.写出 FIR数字滤波器的差分方程； （未知）5、DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种 DSP 结构图。（信威dsp软件面试题）6、说说定点 DSP和浮点 DSP 的定义（或者说出他们的区别） （信威dsp 软件面试题）7、说说你对循环寻址和位反序寻址的理解.（信威 dsp 软件面试题）8、请写出【 8，7】的二进制补码，和二进制偏置码。用Q15表示出 0.5 和0.5.（信威 dsp 软件面试题）9、DSP的结构（哈佛结构） ； （未知）10 、 嵌 入 式 处 理 器 类 型 ( 如 ARM) ， 操 作 系 统 种 类（Vxworks,ucos,winCE,linux） ，操作系统方面偏CS方向了，在CS篇里面讲了；（未知）11、有一个 LDO芯片将用于对手机供电，需要你对他进行评估，你将