计算机组成原理附标准答案(白中英).pdf

计算机组成原理课后习题答案（第三版）白中英第一章第一章1 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2 数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是指令流。8 半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称 CPU，它用来控制计算机及进行算术逻辑运算。适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。9 计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。10在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。11从第一至五级分别为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。采用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制。而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。12因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。实现这种转化的媒介是软件与硬件的逻辑等价性。13.计算机应用和应用计算机在概念上是不等价的。计算机应用是计算机学科与其他学科相结合的交叉学科，是计算机学科的组成成分，分为数值计算和非数值应用两大领域。应用计算机是借助计算机为实现特定的信息系统的手段。在计算机系统的层次结构中，应用计算机是多级计算机系统层次结构的最终目标，是高1计算机组成原理课后习题答案（第三版）白中英级语言级至上的服务层次。第二章 13字长 32 位浮点数，阶码 10 位，用移码表示，尾数22 位，用补码表示，基为2（1）最大的数的二进制表示EsE1E9MsM20M0E=1111111112计算机组成原理课后习题答案（第三版）白中英Ms=0,M=111（全 1）表示为：111 011110 个21 个即：2291(1221)（2）最小的二进制数E=111111111Ms=1,M=000（全 0）（注意：用 10.0 来表示尾数1）表示为：111 100010 个21 个即：2291(1)（3）规格化范围正最大E=11 1，M=11 1，Ms=010个21个即：2291(1221)正最小E=00 0，M=100 0，Ms=010个20个即：22921负最大E=00 0，M=011 1，Ms=110个20个（最接近 0的负数）即：229(21 221)负最小E=11 1，M=00 0，Ms=110个21个即：2291(1)2511规格化所表示的范围用集合表示为：22921,2291(1221)2291(1)2511,229(21 221)（3）最接近于 0 的正规格化数、负规格化数（由上题可得出）正规格化数 E=000，M=1000，Ms=0 10个 20 个22921负规格化数E=000，M=0111，Ms=110 个20 个 229(21 221)3计算机组成原理课后习题答案（第三版）白中英4计算机组成原理课后习题答案（第三版）白中英5计算机组成原理课后习题答案（第三版）白中英9(1)x=2-011*0.100101,y=2-010*(-0.011110)6计算机组成原理课后习题答案（第三版）白中英x浮=11101,0.100101y浮=11110,-0.011110Ex-Ey=11101+00010=11111x浮=11110,0.010010(1)x+y0 0.0 1 0 0 1 0(1)规格化处理:+1.0100101 1.1 0 0 0 1 0阶码11100-4=2-4*-0.101110 x+y=1.010010*21 1.1 1 0 1 0 0(1)x-y0 0.0 1 0 0 1 0(1)规格化处理:+0.1100000 0.0 1 1 1 1 0阶码 11110 x-y=2-20 0 1 1 0 0 0 0(1)*0.110001(2)x=2-101*(-0.010110),y=2-100*0.010110 x浮=11011,-0.010110y浮=11100,0.010110Ex-Ey=11011+00100=11111x浮=11100,1.110101(0)x+y1 1.1 1 0 1 0 1规格化处理:+0.1011000 0.0 1 0 1 1 0阶码11010 x+y=0.101100*20 0.0 0 1 0 1 1-6x-y1 1.1 1 0 1 0 1规格化处理:1.011111+1 1.1 0 1 0 1 0阶码 11100 x-y=-0.100001*2-41 1.0 1 1 1 1 110(1)Ex=0011,Mx=0.110100Ey=0100,My=0.100100Ez=Ex+Ey=0111Mx*My0.1 1 0 1规格化：*26*0.1110110.1 0 0 1(2)Ex=1110,Mx=0.0110100 1 1 0 1Ey=0011,My=0.1111000 0 0 0 0Ez=Ex-Ey=1110+1101=10110 0 0 0 0Mx补=00.0110100 1 1 0 1My补=00.111100,-My0 0 0 0 0补=11.0001000 0 1 1 1 0 1 0 10 0 0 1 1 0 1 0+-My1 1 0 0 0 1 0 01 1 0 1 1 1 1 001 0 1 1 1 1 0 0+My商=0.110110*20 0 1 1 1 1 0 0-6,余数=0.101100*2-6111 1 1 1 1 0 0 00.01 1 1 1 0 0 0 0+My0 0 1 1 1 1 0 00 0 1 0 1 1 0 00.010 1 0 1 1 0 0 04 位加法器如上图，+-My1 1 0 0 0 1 0 00 0 0 1 1 1 0 00.0110 0 1 1 1 0 0 0+-My1 1 0 0 0 1 0 01 1 1 1 1 1 0 00.01101 1 1 1 1 0 0 0+My0 0 1 1 1 1 0 00 0 1 1 0 1 0 00.011017计算机组成原理课后习题答案（第三版）白中英Ci AiBi AiCi1 BiCi1 AiBi(Ai Bi)Ci1 AiBi(Ai Bi)Ci1(1)串行进位方式C1=G1+P1C0其中：G1=A1B1P1=A1B1（A1B1也对）C2=G2+P2C1 G2=A2B2 P2=A2B2C3=G3+P3C2 G3=A3B3 P3=A3B3C4=G4+P4C3 G4=A4B4 P4=A4B4(2)并行进位方式C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C012(1)组成最低四位的 74181 进位输出为：C4=Cn+4=G+PCn=G+PC0，C0为向第 0 位进位其中，G=y3+y2x3+y1x2x3+y0 x1x2x3，P=x0 x1x2x3，所以C5=y4+x4C4C6=y5+x5C5=y5+x5y4+x5x4C4(2)设标准门延迟时间为 T，“与或非”门延迟时间为1.5T，则进位信号C0，由最低位传送至 C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为T+2*1.5T=4T(3)最长求和时间应从施加操作数到ALU 算起：第一片74181 有 3 级“与或非”门（产生控制参数 x0,y0,Cn+4），第二、三片 74181 共 2 级反相器和 2 级“与或非”门（进位链），第四片74181 求和逻辑（1 级与或非门和 1 级半加器，设其延迟时间为3T），故总的加法时间为：t0=3*1.5T+2T+2*1.5T+1.5T+3T=14T13设余三码编码的两个运算数为Xi和 Yi，第一次用二进制加法求和运算的和数为Si，进位为 Ci+1，校正后所得的余三码和数为Si，进位为 Ci+1，则有：Xi=Xi3Xi2Xi1Xi0Yi=Yi3Yi2Yi1Yi0Si=Si3Si2Si1Si0si3Ci+1si2FAsi1FA+3Vsi0十进校正FAFAsi3FAXi3 Yi3si2FAXi2 Yi2FAsi1FAsi0二进加法Xi1 Yi1Xi0 Yi0当 Ci+1=1 时，Si=Si+0011并产生 Ci+1当 Ci+1=0 时，Si=Si+11018计算机组成原理课后习题答案（第三版）白中英根据以上分析，可画出余三码编码的十进制加法器单元电路如图所示。9计算机组成原理课后习题答案（第三版）白中英第三章32 4M字节81024K*32(2)2*4 8片512K*81.(1)220*(3)1 位地址作芯片选择3.(1)根据题意，存储总容量为64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片，共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：4 译码器。(2)根据已知条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读/写周期为 0.5us，如果采用集中刷新，有 64us 的死时间，肯定不行如果采用分散刷新，则每1us 只能访存一次，也不行所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片用 128*128 矩阵存储元构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为2ms/128=15.6us，可取刷新信号周期 15us。刷新一遍所用时间15us1281.92msCS1CS0A13A01024CSKCS23*32 32片4.(1)128K*8(2)D0D7102：4 译码器A14A15计算机组成原理课后习题答案（第三版）白中英A0-A16CPUD0-D31Y1A17-A19Y2Y3Y4Y5Y6Y7Y83:8译码器(3)如果选择一个行地址进行刷新，刷新地址为 A0-A8，因此这一行上的 2048 个存储元同时进行刷新，即在 8ms 内进行 512 个周期。刷新方式可采用：在 8ms 中进行 512 次刷新操作的集中刷新方式，或按8ms/512=15.5us 刷新一次的异步刷新方式。5.所设计的存储器单元数为1M，字长为 32，故地址长度为20 位（A19A0），所用芯片存储单元数为 256K，字长为 16 位，故占用的地址长度为 18 位（A17A0）。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8 片 RAM 芯片，并使用一片 2：4 译码器。其存储器结构如图所示。A19A18Y0Y1Y2Y3CS0 CS3D31-D16(高16位)CS0256k*16CS1W/RCS2CS3CPU256k*16A17-A16W/RCS0CS1CS2CS3D15-D0(低16位)W/R6.（1）系统 16 位数据，所以数据寄存器16 位（2）系统地址 128K217，所以地址寄存器 17 位（1）共需要 8 片（2）组成框图如下7.(1)组内地址用 A12A0CPU32K32K*8*832K*832K*8地址寄存器32K32K32K32K11计算机组成原理课后习题答案（第三版）白中英(2)小组译码器使用 3：8 译码器(3)RAM1RAM5各用两片 8K*8 的芯片位并联连接0000H4000H6000H8000HROMRAM8K*8RAM8K*8RAM8K*8A0-A12RAM8K*8D0-D15RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAMROMRAM18K*8RAM2RAM3RAM4RAM5CPUA000HC000HE000H3:8译码器A13-A158.顺序存储器和交叉存储器连续读出m=8 个字的信息总量都是：q=64 位*8=512 位顺序存储器和交叉存储器连续读出8 个字所需的时间分别是：t1=mT=8*100ns=8*10-7st2 T (m 1)100ns 7*50ns 450ns 4.5*107ns顺序存储器和交叉存储器的带宽分别是：W1 q/t1 512(8*107)64107位/sW2 q/t2 512(4.5*107)113.8107位/s9.cache 的命中率H Nc2420 0.968Nc Nm2420 80r Tm240 6Tc40cache/主存系统效率 e 为e 11*100%*100%86.2%r (1 r)H6(16)*0.968平均访问时间 Ta为TaTc40ns 46.4nse0.862ns10.h*tc+(1-h)*tm=ta12计算机组成原理课后习题答案（第三版）白中英h tatm50 200 93.75%tctm40 20011.虚拟地址为 30 位，物理地址为 22 位。页表长度：1GB 256K4KB12.虚拟存储器借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。在此例中，若用户不具有虚存，则无法正常运行程序，而具有了虚存，则很好地解决了这个问题。13.设取指周期为 T，总线传送周期为，指令执行时间为t0(1)t=(T+5+6t0)*80=80T+400+480 t0(2)t=(T+7+8t0)*60=60T+420+480 t0故不相等。14.页面访问序列abc15.D16.C01242302132命 中率3/11=27.3%010210421241命中324032203命中120312231命中第四章第四章1.不合理。指令最好半字长或单字长，设16 位比较合适。2.866单操作数指令为：28-m-n 条3.(1)RR 型指令(2)寄存器寻址(3)单字长二地址指令(4)操作码字段 OP 可以指定 26=64 种操作4.(1)双字长二地址指令，用于访问存储器。操作码字段可指定64 种操作。(2)RS 型指令，一个操作数在通用寄存器（共16 个），另一个操作数在主存中。(3)有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16 个）内容加上位移量。5.(1)双操作数指令(2)23=8 种寻址方式(3)24=16 种操作6.(1)直接寻址方式(2)相对寻址方式(3)变址寻址方式(4)基址寻址方式(5)间接寻址方式(6)变址间接寻址方式解：解：直接寻址直接寻址 相对寻址相对寻址 变址寻址变址寻址 基址寻址基址寻址 间接寻址间接寻址 基址间址寻址基址间址寻址7.40 条指令需占 6 位，26=64，剩余 24 条可作为扩充4 种寻址方式需占 2 位剩余 8 位作为地址OP（6）X（2）D（8）X=00直接寻址方式E=DX=01立即寻址方式X=10变址寻址方式E=（R）+DX=11相对寻址方式E=（PC）+D8.(1)50 种操作码占 6 位，3 种寻址方式占 2 位OP（6）X（2）D（24）X=00页面寻址方式E=PCH-DX=01立即寻址方式X=10直接寻址方式E=D(2)PC 高 8 位形成主存 256 个页面，每页1M4K个单元256(3)寻址模式 X=11 尚未使用，故可增加一种寻址方式。由于 CPU 中给定的寄存器中尚可使用 PC，故可增加相对寻址方式，其有效地址E=PC+D，如不用相对寻址，还可使用间接寻址，此时有效地址E=（D）。当位移量变成23 位时，寻址模式变成3 位，可有更多的寻址方式。解解:（1 1）依题意）依题意,指令字长指令字长 3232 位，主存位，主存1M1M 字，需字，需2020 位地址位地址 A19-A0A19-A0。5050 种操作种操作码，需码，需6 6 位位 OPOP，指令寻址方式，指令寻址方式ModeMode 为为 2 2 位，指定寄存器位，指定寄存器RnRn 需需 4 4 位。设有单地址位。设有单地址指令、双地址指令和零地址指令，现只讨论前二种指令。指令、双地址指令和零地址指令，现只讨论前二种指令。单地址指令的格式为：单地址指令的格式为：14计算机组成原理课后习题答案（第三版）白中英Mode=00Mode=00 时为立即寻址方式，指令的时为立即寻址方式，指令的 23230 0 位为立即数；位为立即数；Mode=01Mode=01 时为直接寻址方式，指令的时为直接寻址方式，指令的 19190 0 位为有效地址。位为有效地址。双地址指令的格式为：双地址指令的格式为：Mode1=01 Mode1=01 时为寄存器直接寻址方式，操作数时为寄存器直接寻址方式，操作数 S=(Rn)S=(Rn)；Mode1=11Mode1=11 时为寄存器间址寻址方式时为寄存器间址寻址方式,有效地址有效地址 E=(Rn)E=(Rn)。Mode2=00Mode2=00 时为立即寻址方式，指令的时为立即寻址方式，指令的 13-013-0 位为立即数；位为立即数；Mode2=01Mode2=01 时为页面寻址方式；时为页面寻址方式；Mode2=10Mode2=10 时为变址寻址方式，时为变址寻址方式，E=(Rn)+DE=(Rn)+D；Mode2=11Mode2=11 时为变址间址寻址方式时为变址间址寻址方式,E=(Rn)+D),E=(Rn)+D)。（2 2）由于页面寻址方式时，）由于页面寻址方式时，DD 为为 1414 位，所以页面大小应为位，所以页面大小应为 2 2141416K16K 字，则字，则1M1M 字可分为字可分为 2 26 66464 个页面。可由个页面。可由 PCPC 的高的高 6 6 位指出页面号。位指出页面号。（3 3）能增加其它寻址方式，例上述间址方式、变址间址寻址方式。）能增加其它寻址方式，例上述间址方式、变址间址寻址方式。9.16 个通用寄存器占 4 位，64 种操作占 6 位，剩下 22 位用于存储器地址，OP（6）R（4）D（22）采用 R 为基址寄存器寻址，地址（R）D当基址最大，D 也是最大的时候，寻址能力最大而寄存器是 32 位的，故最大存储空间是 232222=4GB4MB。10、11、12、13、14.C15.(1)寄存器(2)寄存器间接(3)立即(4)直接(5)相对、基值、变址第五章第五章1.IR、AR、DR、AC2.STAR1，(R2)PC-ARPC0,G,ARi3.LDA(R3),R0M-DRPC-ARR/W=R4.DR0,G,ARiDR-IRM-DRDR-IRR20,G,ARiR2-AR15计算机组成原理课后习题答案（第三版）白中英T1T2T3T4T5QQQQQQQQC1C2C3C4RSETCLRSETCLRSETCLRSETDDD+5V23SETCLRCLRDSC5脉冲时钟源QQDCLR5.节拍脉冲 T1，T2，T3的宽度实际上等于时钟脉冲的周期或是它的倍数。此处 T1=T2=200ns,T3=400ns，所以主脉冲源的频率应为f 1 5MHz。T为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3三个节拍脉冲的逻辑表达式如下：T1 C1*C2T2 C2T3T1T1用与门实现，T2和 T3则用 C2的Q端和 C1的 Q 端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。T3T2T1QQQQQQC1C2C3RSETCLRSETCLRSETDD+5V23SETCLRQCLRDSC4QD脉冲时钟源CLR16计算机组成原理课后习题答案（第三版）白中英1 2 3 4 5 6C4C1C2C3T1T2T36.(80*31)*32 964字节87.M=GS3=H+D+FS2=A+B+H+D+E+F+GS1=A+B+F+GC=H+D+Ey+Fy+G8.经分析，（d,i,j）和（e,f,h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a,b,c,g 四个微命令信号可进行直接控制，其整个控制字段组成如下：*a b c g 01d 01e 10 i 10 f 11 j 11 h9.P1=1，按 IR6、IR5 转移P2=1，按进位 C 转移10.(1)将 C，D 两个暂存器直接接到ALU 的 A，B 两个输入端上。与此同时，除C，D 外，其余 7 个寄存器都双向接到单总线上。移位器IR+1R0R1MDRALUABPC+1MR2R3MARCD17计算机组成原理课后习题答案（第三版）白中英(2)取指M-MDR-IR,PC+1测试R1-MDR取源操作数M-MDR-CR2-MDR取目的操作数M-MDR-D加存回修改送回继指令地址C+D-MDRMDR-M,R2-DD+1-R2PC-MAR11.(1)假设判别测试字段中每一位作为一个判别标志，那么由于有4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段则是（48-4-9）=35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为 1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。指令寄存器IROP状态条件地址译码控制存储器P字段微地址寄存器地址转移逻辑微命令信号控制字段12.(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性 maxi100ns(2)遇到数据相关时，就停顿第2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟 2 个时钟周期。(3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。18计算机组成原理课后习题答案（第三版）白中英13.(1)空间S 1 2 3 4 5 15 161 2 3 4 51 2 3 4 51 2 3 4 51 2 3 4 51 2 3 4 5时间TWBMEMEXIDIF 0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t19 t20(2)H n20 8.33*106条/秒9(K n 1)(5 201)*100*10(3)S 14.空间STsnK20*5 4.17Tp(K n 1)2051WBEXIDIF非I2流I1水I2I1线I2I1时时间T间I2I1图 1 2 3 4 5 6 7 8流水线时时间T间图空间SWBI1I2I3I4I5EXIDI1I2I3I4I5IFIIIII12345I1I2I3I4I5如上两图所示，执行相同的指令，在8 个单位时间内，流水计算机完成5 条指令，而非流水计算机只完成 2 条，显然，流水计算机比非流水计算机有更高的吞吐量。15.证：设 n 条指令，K 级流水，每次流水时间则用流水实现Tp=K+(n-1)1 2 3 4 5 6 7 8Hp nTp非流水实现Ts=KnHs nTsnHpTpTsKnKnKnHsTpK(n-1)K n 1K 11Tsn19计算机组成原理课后习题答案（第三版）白中英Hp HsHpn=1 时，1，则可见 n1 时 TsTp，故流水线有更高吞吐量Hsn-时，16.(1)写后读RAW(2)读后写WAR(3)写后写WAW17.(1)译码段I1I3I5I2I2I4I6I6I1执行段写回段I5I2I2I4I4I6I6I1I3I3I3I3I4I2I5I6取/存 加法器 乘法器(2)I1I2FFI3I4DDFFI5I6EWEDDFFEEEDDWEEEEEEWWWW第六章第六章1.单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O 设备之间或 I/O设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。系统总线设备接口CPU内存双总线结构：它有两条总线，一条是内存总线，用于 CPU、内存和通道之间进行数据传送；另一条是 I/O 总线，用于多个外围设备与通道之间进行数据传送。其结构如图所示。20设备接口计算机组成原理课后习题答案（第三版）白中英双总线结构中，通道是计算机系统中的一个独立部件，使CPU 的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。内存总线CPU内存通道I/O总线I/O接口I/O接口三总线结构：即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，输入/输出（I/O）总线和直接内存访问（DMA）总线，如图所示。内存总线用于 CPU 和内存之间传送地址、数据的控制信息；I/O 总线供 CPU 和各类外设之间通讯用；DMA 总线使内存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线；但若使用多入口存储器，内存总线可与 DMA 总线同时工作，此时三总线系统可以比单总线系统运行得更快。但是三总线系统中，设备到不能直接进行信息传送，而必须经过 CPU 或内存间接传送，所以三总线系统总线的工作效率较低。CPU内存总线内存DMA总线磁盘机打印机显示器接口接口接口I/O总线2.(1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作CPU 插件、存储器插件以及I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为CPU、存储器、I/O 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。3.“A”的 ASCII 码为 41H=01000001B，1 的个数为偶数，故校验位为0；“8”的 ASCII码为 38H=00111000B，1 的个数为奇数，故校验位为1。停 起 数 数 数 数 数 数 数 数 校 停 起 数 数 数 数 数 数 数 数 校 停止 始 据 据 据 据 据 据 据 据 验 止 始 据 据 据 据 据 据 据 据 验 止位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位 位0 1 2 3 4 5 6 70 1 2 3 4 5 6 721计算机组成原理课后习题答案（第三版）白中英4.5.DABSBR设备接口0BG设备接口1中央仲裁器设备接口n6.中央仲裁器BGnBRnBG1BR1BG0BR0设备接口0设备接口1设备接口n7.AB仲裁7AB总线iAB0竞争CN7W7CNi设备竞争号WiCN0W0设备竞争号接其它设备8.C9.B、A、C10.A11.D12.A13.14.D、C、A、B15.B、A、E、D、C16.C、A、B、D、E17.PCI 总线上有 HOST 桥、PCI/LAGACY 总线桥、PCI/PCI 桥。桥在 PCI 总线体系结构中22计算机组成原理课后习题答案（第三版）白中英起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按CPU 的需要出现在总线上。由上可见，以桥连接实现的 PCI 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。18.分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上，分布式仲裁是以优先级仲裁策略为基础。AB仲裁7AB总线iAB0竞争CN7W7CNi设备竞争号WiCN0W0设备竞争号接其它设备19.总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态返回。总线时钟启动信号读命令地址线数据线认可地址数据20.70*8=560MHz/s第七章第七章1D23计算机组成原理课后习题答案（第三版）白中英2C、D、C、A3(1)32*12*2=768 字节(2)3000*12*16=576000位=72000 字节(3)(4)50*(11+1)*(32+6)*(16+4)*(12+4)=7.3MHz4(1)80*25*1=2000B80*25*60=1.2*105字符/s带宽1.2*105字符/s(2)60*(7+1)*(80+34)*(7+1)*(25+7)=14MHz点计数器:8字计数器:114行计数器:8排计数器:32(3)51024*1024*2561MB8*862*40*9*512=360KB7设读写一块信息所需总时间为tB，平均找道时间为ts，平均等待时间为tl，读写一块信息的传输时间为 tm，则tB=ts+tl+tm假设磁盘以每秒 r 转速率旋转，每条磁道容量为N 个字，则数据传输率=rN 个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在tm(n/rN)秒的时间中传输完毕。tl是磁盘旋转半周的时间，tl=（1/2r）秒。由此可得：tB ts1n秒2rrN8(1)275*12288*4=12.89MB(2)3000*12288 600KB/s60160(4)*1000 10ms23000(3)(5)16 15 14 6 5 4 3 0此地址格式表示有 4 台磁盘，每台有 4 个记录面，每个记录面最多可容纳512 个磁道，每道有 16 个扇区。9台号柱面(磁道)号盘面(磁头)号扇区号存取时间 平均查找时间平均等待时间 60160*1000 72.5ms2240024计算机组成原理课后习题答案（第三版）白中英Dr 96*240060 480KB/s10360 转/分=60 转/秒=60 道/秒60 道/秒*15 扇区/道*512B/扇区=450KB/秒写入 4096B 需时：4096B450KB/秒 8.9ms由于找道时间为 1040ms，故平均找道时间为 25ms，最大找道时间为 40ms所以平均需时：25ms+8.9ms=33.9ms最长需时：40ms+8.9ms=48.9ms11(1)D Cv128000字节/秒2m/s 64000字节/m(2)传送一个数据块所需时间为t 1024字节128000字节/秒1125秒一个数据块占用长度为l v*t 2m/s*1125s 0.016m每块间隙 L=0.014m，数据块总数为600 4l L19867块故磁带存储器有效存储容量为19867 块*1K 字节=19867K 字节12 1 1 0 1 0 1 0 0 1 1 0NRZNRZ1PMFMMFM13(1)磁盘内径为：9 英寸-5 英寸=4 英寸内层磁道周长为2R 2*3.14*5 31.4英寸每道信息量=1000 位/英寸*31.4 英寸=3.14*104位磁盘有 100 道/英寸*5 英寸=500 道盘片组总容量：20*500*3.14*104=3.14*108位=314 兆位(2)每转即每道含有信息量3.14*104位，即 3.925*103B25计算机组成原理课后习题答案（第三版）白中英1MB/s 267转/s 16020转/分钟33.925*10 B/转14(1)(30*10-3+10*10-3+3000/500*10-3)*2+4*10-3*1000=96s(2)(30*10-3+5*10-3+3000/1000*10-3)*2+4*10-3*1000=80s15(1)存储容量从大到小依次为：活动头磁盘存储器，光盘存储器，主存，软磁盘，高速缓存，寄存器组存储周期从大到小依次为：软磁盘，光盘存储器，活动头磁盘存储器，主存，高速缓存，寄存器组(2)(3)16 刷新存储器是用来存储一图像信息以不断提供刷新图像的信号。其存储容量由图像分辨率和灰度级决定。1024*1024*24bit=3MB17(1)1024*768*3=2.25MB(2)1024*768*3B*72/s=162MB/s18185000B/s 2775B/转 2775B/道4000转/60s2*220*2775=1.16MB第八章1.A、B、C2.B3.A4.C5.组织外围设备和内存进行数据传输；控制外围设备；选择；数组多路；字节多路6.能响应，因为设备 A 的优先级比设备 B 高。若要设备 B 总能立即得到服务，可将设备 B从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。7.依次处理设备 A，设备 D，设备 G 的时间为：T1=t1+t2+t3+t4+tAT2=t1+t2+t3+t4+tDT3=t1+t2+t3+t4+tG总时间为 T=T1+T2+T3=3*(t1+t2+t3+t4)+tA+tD+tG8.(1)中断处理程序L0中断处理程序L1中断处理程序L2中断处理程序L3中断处理程序L4中断处理程序L0级01111中断处理级屏蔽位L1级L2级L3级000000100110111L4级00000(2)26计算机组成原理课后习题答案（第三版）白中英主程序L1L2L3L4L59.要将通用寄存器内容保存到主存中去。只需保存中断处理程序用到的那2 个寄存器内容。10.11.(1)IM2IM1IM0=011(2)IM2IM1IM0=001(3)若要设备 B 总能立即得到服务，可将设备B 从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令IM3=0。12.D13.中断、蔽中断、中断、异常、异常、