2022年计算机组成原理期末复习+内容总结3.docx

精选学习资料 - - - - - - - - - 第一章 运算机系统概论1、基本概念硬件： 是指可以看得见、摸得着的物理设备（部件）实体,一般讲硬件仍应包括将各种硬件设备有机组织起来的体系结构；软件： 程序（代码） + 数据 + 文档；由两部分组成,一是使计算机硬件能完成运算和掌握功能的有关运算机指令和数据定义的组合,即机器可执行的程序及有关数据；二是机器不行执行的,与软件开发、过程治理、运行、爱护、使用和培训等有关的文档 资料；固件： 将软件写入只读储备器ROM中,称为固化；只读储备器及其写入的软件称为固件；固件是介于硬件和软件之间的一种形 态,从物理形状上看是硬件,而从运行机制上看是软件；运算机系统的层次结构：现代运算机系统是由硬件、软件有机结合的非常复杂的整体；在明白、分析、设计运算机系统时,人 们往往采纳分层（分级）的方法,即将一个复杂的系统划分为如干个层次, 即运算机系统的层次结构；最常见的是从运算机编程语言的角度划分的运算机系统层次结构；名师归纳总结 - - - - - - -第 1 页,共 31 页精选学习资料 - - - - - - - - - 虚拟运算机： 是指通过配置软件扩充物理机（硬件 / 固件实现）功能以后所形成的一台运算机,而物理机并不具备这种功能；虚拟机概念是运算机分析设计中的一个重要策略,它将供应应用户的功能抽象出来,使用户摆脱详细物理机细节的束缚；2、运算机的性能指标；1 吞吐量 ：表征一台运算机在某一时间间隔内能够处理的信息 量,用 bps 度量；2 响应时间 ：表征从输入有效到系统产生响应之间的时间度量,用时间单位来度量；3 利用率 ：在给定的时间间隔内, 系统被实际使用的时间所在的 比率,用百分比表示；4 处理机字长 ：常称机器字长, 指处理机运算中一次能够完成二进制运算的位数,如32 位机、 64 位机；5 总线宽度 ：一般指 CPU从运算器与储备器之间进行互连的内部 总线一次操作可传输的二进制位数；6 储备器容量 ：储备器中全部储备单元 （通常是字节） 的总数目,通常用 KB、MB、GB、TB来表示；7 储备器带宽 ：单位时间内从储备器读出的二进制数信息量,一 般用 B/s （字节 / 秒）表示；名师归纳总结 - - - - - - -第 2 页,共 31 页精选学习资料 - - - - - - - - - 8 主频 / 时钟周期 ：CPU的工作节拍受主时钟掌握,依据规定在 某个时间段做什么（从什么时候开头、多长时间完成）,主时钟 不断产生固定频率的时钟信号；主频（主时钟的频率）度量单位 是 MHZ、GHZ；时钟周期（主频的倒数）度量单位是微秒、纳秒；9 CPU执行时间 ：表示 CPU执行一段程序所占用的 CPU时间,可 用下式运算 CPU 时间 =CPU时钟周期数 X CPU 时钟周期长；10 CPI：执行一条指令所需要的平均时钟周期数,可用下式运算 CPI=执行某段程序所需的CPU时钟周期数 / 该程序包含的指令条数；11 MIPS：平均每秒执行多少百万条定点指令数,用下式运算 MIPS= 指令条数 / （程序执行时间× 106 ）12 FLOPS：平均每秒执行浮点操作的次数,用来衡量机器浮点操 作的性能,用下式运算 FLOPS= 程序中的浮点操作次数/ 程序执行时间（秒）3、运算机硬件系统的概念性结构,各个部分的作用；（1）运算机硬件系统由运算器、掌握器、内储备器、输入设备、输出设备五大部分构成,一般仍要包括它们之间的连接结构（总线结构）；（2）将运算器、掌握器、如干的寄存器集成在一个硅片上,称名师归纳总结 为中心处理器CPU；第 3 页,共 31 页- - - - - - -精选学习资料 - - - - - - - - - （3）由于输入设备、输出设备与CPU、内存的处理速度差异,所以输入、输出设备通过适配器与总线、CPU、内存连接；（4）概念性结构如下图所示；CPU 适配器适配器适配器储备器运 算 器控 制 器寄 存 器 组输入设备输出设备（5）掌握器的作用有三个方面：储备程序掌握方式 （指令掌握）、操作掌握、时间（时序）掌握；基本任务如下：从内储备器中按肯定次序取指令 译码（翻译）、产生掌握信号 掌握取操作数（源操作数、目的操作数）掌握执行（运算）掌握储存结果 形成下条指令地址（次序、转移）（6）运算器的作用：由算术规律运算部件ALU、寄存器、数据通路组成；实现数据的加工和处理（算术运算、规律运算、移位 运算、关系（比较）运算、位运算）；（7）储备器的作用：储备程序和数据,记忆部件；（8）适配器的作用：在主机与 识别、信号转换等；I/O 设备之间起数据缓冲、地址名师归纳总结 - - - - - - -第 4 页,共 31 页精选学习资料 - - - - - - - - - （9）总线的作用：多个部件分时共享的信息传送通路,用来连 接多个部件并为之供应信息传输交换服务；（注：后续章节仍会逐步扩充）4、指令流、数据流？运算机如何区分指令和数据？指令流： 在取指周期中从内存中读出的信息流称为指令流,它通过总线、 CPU内部数据通路流向掌握器；数据流： 在执行周期中从内存中读出的信息流称为数据流,它通过总线、 CPU内部数据通路流向运算器；从时间 上来说,取指令大事发生在取指周期（取指令阶 段）,取数据大事发生在执行周期（执行指令阶段）；从空间（处理部件）定送给运算器；上来说,指令肯定送给掌握器,数据一5、冯 ·诺依曼运算机的技术特点 由运算器、掌握器、储备器、输入设备、输出设备五大部分 构成运算机硬件系统概念结构；采纳二进制代码表示数据和指令；名师归纳总结 采纳储备程序掌握方式（指令驱动）；第 5 页,共 31 页- - - - - - -精选学习资料 - - - - - - - - - 其次章 运算方法和运算器1、原码、补码、反码、移码的求法及表示范畴；（1）第一应明确机器字长；（2）原码、补码、反码、移码的求法；（3）表示范畴；机器字长 =8 机器字长 =16 名师归纳总结 原定点小数定点整数定点小数定点整数第 6 页,共 31 页- （1-2-7）-127 - （1-2-15）-32767 码至至至至补+（1-2-7）+127 +（1-2-15）+32767 -1 -128 -1 -32768 码至至至至反+（1-2-7）+127 +（1-2-15）+32767 - （1-2-7）-127 - （1-2-15）-32767 码至至至至移+（1-2-7）+127 +（1-2-15）+32767 -1 -128 -1 -32768 码至至至至+（1-2-7）+127 +（1-2-15）+32767 - - - - - - -精选学习资料 - - - - - - - - - 2、补码加减法运算,加法运算溢出检测；（1）补码加法运算规章（2）补码减法运算规章（3）变形补码表示法 00 表示正数 11 表示负数（4）变形补码运算：规章同补码加减法运算规章,双符号位数 值化、参与运算；（5）加法运算溢出检测 1）单符号位法 2）双符号位法 参见例题、习题3、并行加法器的进位方法及规律表达式（1）直接从全加器的进位公式推导；C4 A3 F3 C3A2 F2 C2A1 F1 C1F0 C0 FA3 FA2 FA1 FA0 B3 B2 B1 A0 B0 （2）串行进位： 某位的运算必需等到下一位的进位传递来以后,才能开头；也就是进位从最低位向最高位逐级传递,速度慢；名师归纳总结 - - - - - - -第 7 页,共 31 页精选学习资料 - - - - - - - - - C1=G0+P0C0 C2=G1+P1C1 C3=G2+P2C2 C4=G3+P3C3 （3）并行进位：全部进位可以同时产生,实际上只依靠于数位 本身、来自最低位的进位 C0；C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P1G1+P2P1G0+P2P1P0C0 C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 其中：G0=A0B0 P0=A0+B0 G1=A1B1 P1=A1+B1 G2=A2B2 P2=A2+B2 G3=A3B3 P3=A3+B3 Gi：进位产生函数,表示两个数位都为 1 Pi ：进位传递函数, 表示某位上的两个数位有一个为 1,假如来自低位的进位为1,就确定会产生进位；名师归纳总结 - - - - - - -第 8 页,共 31 页精选学习资料 - - - - - - - - - 4、浮点加减法运算方法；比较阶码大小、对阶尾数加减法运算规格化处理 尾数舍入处理溢出判定 参见例题、习题5、流水线原理、时钟周期确定、时间公式、加速比、时空 图（1）把一个任务分割为一系列的子任务,使各子任务在流水线中时间重叠、并行执行；过程段 Si 之间重叠执行；（2）时钟周期的确定 全部 Si 中执行时间最大者,参见例 2.32 ；（3）时间公式（抱负）K+n-1T （4）加速比名师归纳总结 - - - - - - -第 9 页,共 31 页精选学习资料 - - - - - - - - - Ck = TL / Tk = （n· k）/ （kn 1 ）当任务数很大时,采纳一个任务的完成时间相比,参见例 2.32 ；（5）流水线时空图名师归纳总结 - - - - - - -第 10 页,共 31 页精选学习资料 - - - - - - - - - 第三章 储备系统1、基本概念储备容量： 指一个储备器中可以容纳的储备单元总数；典型的存储单元存放一个字节,因此通常用字节数来表示,KB、MB、GB、TB；存取时间： 读操作时间指一次读操作命令发出到该操作完成、数据读出到数据总线上所经受的时间；时间,故称为存取时间；通常写操作时间等于读操作存取周期： 也称读写周期,指连续启动两次读 / 写操作所需间隔的最小时间； 通常储备周期略大于存取时间,由于数据读出到总线上,仍需要经过数据总线、CPU内部数据通路传递给掌握器/运算器；储备器带宽： 单位时间里储备器可以存取的信息量,通常用位 /秒、字节 / 秒表示；2、储备器的分级结构；对储备器的要求是容量大、速度快、 成本低,但是在一个储备器中要求同时兼顾这三个方面的要求是困难的；为明白决这方面的冲突,目前在运算机系统中通常采纳多级储备器体系结构,即高速缓冲储备器、主储备器和外储备 器；名师归纳总结 - - - - - - -第 11 页,共 31 页精选学习资料 - - - - - - - - - CPU 能直接拜访高速缓冲储备器cache和内存；外存信息必需调入内存后才能为 CPU 进行处理；（1）高速缓冲储备器：快速存取指令和数据；高速小容量半导体储备器,强调（2）主储备器： 介于 cache与外储备器之间,用来存放 运算机运行期间的大量程序和数据；要求选取适当的储备容量和存取周期,使它能容纳系统的核心软件和较多的用户程 序；（3）外储备器： 大容量帮助储备器,强调大的储备容量,以满意运算机的大容量储备要求,用来存放系统程序、应用 程序、数据文件、数据库等；3、主储备器的规律设计；第一步：依据设计容量、 供应的芯片容量构建地址空间分布图（类 似搭积木）,可能需要字、位扩展；其次步： 用二进制写出连续的地址空间范畴；第三步： 写出各片组的片选规律表达式；第四步：按三总线分析CPU和选用储备器芯片的数据线、地址线、掌握线,以便设计CPU与储备器的连接；第五步： 设计 CPU与储备器连接的规律结构图；参见例题、习题名师归纳总结 - - - - - - -第 12 页,共 31 页精选学习资料 - - - - - - - - - 4、次序储备器和交叉储备器的定量分析；次序储备器： mT 交叉储备器： 可以使用流水线存取, T+m-1 参见例题、 习题5、高速缓冲储备器cache 的基本原理, cache 命中率相关运算Cache 的基本原理：cache 是一种高速缓冲储备器,为明白决 度不匹配而采纳的一项重要技术；CPU 和主存之间速主存和 cache均依据商定长度划分为如干块；主存中一个数据块调入到cache中,就将数据块地址（块编号）存放到相联储备器CAM 中,将数据块内容存放在cache 中；当 CPU 拜访主存时,同时输出物理地址给主存、相联储备器名师归纳总结 CAM ,掌握规律判定所拜访的块是否在cache中：第 13 页,共 31 页- - - - - - -精选学习资料 - - - - - - - - - 如在,就命中, CPU 直接拜访 cache；如不在,就未命中,据块交换到 cache中；CPU 直接拜访主存,并将该单元所在数基于程序和数据的局部性拜访原理,通过 cache和主存之间的动态数据块交换,尽量争取 CPU 访存操作在 cache 命中,从而总体提高访存速度；cache 命中率相关运算：命中率主存 /cache 系统平均拜访时间拜访效率参与例题、习题；名师归纳总结 - - - - - - -第 14 页,共 31 页精选学习资料 - - - - - - - - - 第四章 指令系统1、基本概念指令系统： 一台运算机中全部机器指令的集合,称为这台运算机的指令系统； 指令系统是表征一台运算机性能的重要因素,其格式与功能直接影响机器的硬件结构、软件、适用范畴等；寻址方式： 告知运算机如何猎取指令和运算所需要的操作数；即如何供应将要执行的指令所在储备单元的物理地址；如何供应运算所需要的操作数所在储备单元的物理地址、部寄存器的编号；或者操作数所在内CISC：指令条数多、结构形式复杂多样、寻址方式种类繁多、功 能复杂多样、翻译执行效率低、许多指令难得用到；CISC 使计 算机的研制周期长,难以保证正确性,不易调试、爱护,大量使用频率很低的复杂指令铺张了系统硬件资源；RISC：选取使用频率最高的一些简洁指令,指令条数少,复杂功 能通过宏指令实现；指令长度、格式、结构形式、寻址方式种类少,翻译执行效率高；只有取数/ 存数指令拜访储备器,其余指令的操作均在CPU内部寄存器之间进行；RISC可缩短运算机的研制周期、易于保证正确性、调试、爱护,系统硬件资源使用效率高；名师归纳总结 - - - - - - -第 15 页,共 31 页精选学习资料 - - - - - - - - - 2、指令格式及寻址方式辨析参见例题、习题名师归纳总结 - - - - - - -第 16 页,共 31 页精选学习资料 - - - - - - - - - 第五章 中心处理器1、基本概念指令周期： 取出一条指令并执行这条指令所需要的时间；微指令周期： 从掌握储备器中读出一条微指令的时间加上执行该 条微指令的时间；微命令： 掌握部件通过掌握线向执行部件发送的各种掌握信号 / 操作命令；微操作： 执行部件接收微命令以后所完成的操作,微操作是执行 部件中最基本的、不行再分解的操作；微指令： 一组实现肯定操作功能的微命令的组合形式,称为微指 令；由操作掌握和次序掌握两大部分组成；指令流水线： 指指令执行步骤的并行；将指令流的处理过程划分为取指令、指令译码、执行、写结果等几个并行处理的过程段；2、CPU 的功能；（1）指令掌握掌握程序的执行次序；由于程序是一个指令序列,这些指令的相互次序不能任意颠倒,必需严格依据程序规定的次序进行；（2）操作掌握名师归纳总结 - - - - - - -第 17 页,共 31 页精选学习资料 - - - - - - - - - 掌握器产生取指令、 执行指令的所需要的全部操作掌握信号,并依序送往相应的部件, 从而掌握这些部件按指令的要求完成规定的动作；（3）时间掌握对各种操作实施时间上的定时；在运算机中,各种指令的操作信号和整个执行过程均受到时间的严格定时和大事先后次序掌握（应在规定的时间点开头,在规定的时间内终止）（4）数据加工,以保证运算机有条不紊地自动工作；完成指令规定的运算操作；3、依据给定的模型机和数据通路结构,画出指令周期流程（1）依据模型机和数据通路结构,分析指令周期流程；（2）指令周期流程实际上是一个指令流、数据流在数据通路上的流淌过程；参见例题、习题；4、微程序掌握器的原理及组成框图；（1）基本原理名师归纳总结 - - - - - - -第 18 页,共 31 页精选学习资料 - - - - - - - - - 设计阶段： 第一,依据CPU的数据通路结构、指令操作定义等,画出每条指令的指令周期流程图（详细到每个时钟周期、微 操作、微命令） ；然后,依据微指令格式、指令周期流程图编写 每条指令的微程序；最终,把整个指令系统的微程序（其中取指 令的微程序段是公用的）固化到掌握储备器中；运行阶段： 第一,逐条执行取指令公用微程序段,掌握取指 令操作；然后,依据指令的操作码字段,经过变换,找到该指令 依据 所对应的特定微程序段,从掌握储备器中逐条取出微指令,微操作掌握字段,直接或经过译码产生微命令（掌握信号）,控制相关部件完成指定的微操作；址字段取下一条微指令（2）构成框图一条微指令执行以后, 依据微地掌握储备器 ROM：存放全部指令系统的微程序；名师归纳总结 微地址寄存器uPC：具有自动增量功能,给出次序执行的下第 19 页,共 31 页- - - - - - -精选学习资料 - - - - - - - - - 条微指令地址；微命令寄存器 uIR：存放由掌握储备器读出的一条微指令；地址转移规律：依据指令寄存器 IR 的操作码,定位到该指令对应的微程序段,uPC 初值；假如判定条件 P/状态条件=FALSE,就 uPC=uPC +1,次序执行；假如判定条件 P/状态条件=TRUE,就 uPC=依据策略形成新的微指令地址,程序转移；5、流水线中资源相关、数据相关、掌握相关问题；资源相关： 是指多条指令进入流水线后,周期内争用同一个功能部件所发生的冲突；在同一机器时钟数据相关： 在一个程序中, 假如必需等前一条指令执行完 毕以后,才能执行后一条指令,那么这两条指令就是数据相 关的；掌握相关： 掌握相关冲突是由转移类指令引起的；当执行 转移类指令时,可能为次序取下条指令；也可能转移到新的 目标地址取指令；假如流水线次序取指令,而程序却需要转 移时,进入流水线的指令并不是将要执行的指令,或者转移 的目标指令可能仍没有进入流水线,从而使流水线发生断 流；名师归纳总结 - - - - - - -第 20 页,共 31 页精选学习资料 - - - - - - - - - 第六章 总线系统1、基本概念；总线：总线是一组能为多个部件分时共享的信息传送线,用来连 接多个部件并为之供应信息交换通路；总线仲裁： 当总线上的多个主设备 （主方）同时竞争使用总线时,必需通过总线仲裁部件, 以某种方式和策略挑选其中一个主设备（主方）,接管总线的掌握权,传送信息；总线同步定时： 在同步定时协议中, 大事显现在总线上的时刻由公共的统一的总线同步时钟信号来确定,所以总线中包含时钟信号线；每个大事都必需在规定的时间点开头,并在规定的时间范 围内终止；每个大事的连续时间、 一次总线操作的时间是确定的；总线异步定时： 在异步定时协议中, 后一大事显现在总线上的时刻取决于前一大事什么时候终止,即建立在应答式或互锁机制基础上；在这种系统中,不需要统一的公共同步时钟信号；一个大事连续的时间、一次总线操作的时间是不确定的；2、总线接口的功能（1）掌握接口依据 CPU的指令信息掌握外围设备的动作,如启动、关闭设备等；（2）缓冲名师归纳总结 - - - - - - -第 21 页,共 31 页精选学习资料 - - - - - - - - - 在为部设备和运算机系统其它部件之间用作为一个缓冲器,以补偿各种设备在速度上的差异；（3）状态接口监视外部设备的工作状态并储存状态信息,状态信息包括“ 预备就绪” 、“ 忙” 、“ 错误” 等,供 进行分析之用；（4）转换CPU询问外部设备时可以完成任何要求的数据转换,以确保数据能在为部设备和CPU之间正确地传送,如数据格式转换、并（5）整理- 串转换等；可以完成一些特殊的功能,如在批量数据传输时自动修改字 计数器、当前内存地址寄存器；（6）程序中断每当外围设备向CPU恳求某种动作时,接口即发送中断恳求信号给 CPU,申请中断；名师归纳总结 - - - - - - -第 22 页,共 31 页精选学习资料 - - - - - - - - - 3、多总线结构辨析HOST总线： 宿主总线,连接多CPU、cache、主存、北桥； 64位数据线、 32 位数据线、同步定时总线；PCI 总线： 与处理器无关的高速外围总线,连接高速的 PCI 设备, 32/64 位数据线、 32 位地址线、同步定时、集中仲裁、猝 发传送；LAGACY总线：遗留总线, 可以是 ISA、EISA、MCA等传统总线,连接中、低速设备,爱护用户以前的投资；桥的分类： HOST桥（北桥）、PCI/LAGACY桥（南桥）、PCI/PCI 桥；桥的作用：（1）连接两条总线,使彼此相互通信；名师归纳总结 - - - - - - -第 23 页,共 31 页精选学习资料 - - - - - - - - - （2）总线转换部件,可以把一条总线上的地址空间映射到另一条总线的地址空间上, 从而使系统中任意一个总线上的主设备都能看到同样的一份地址表；（3）信号缓冲、电平转换、掌握规律转换等；名师归纳总结 - - - - - - -第 24 页,共 31 页精选学习资料 - - - - - - - - - 第八章 输入输出系统1、基本概念；DMA周期挪用： 也称周期窃取, 当 CPU响应 DMA恳求、初始化 DMA掌握器之后, I/O 设备去做预备, DMA掌握器并不立刻获得总线掌握权, CPU连续获得总线掌握权； I/O 设备每预备好发送 / 接收一个数据后, 由 DMA掌握器向 CPU申请获得一个总线周期的掌握权,传输一个字数据,然后释放总线掌握权交给 CPU,I/O 设备连续预备；在整个DMA数据传送过程中, CPU和 DMA掌握器交替掌握总线, 可以充分发挥 CPU和内存的效率, 是 DMA广泛采纳的方式；通道： 通道是一个特殊功能的处理器（基于微处理器 CPU、单片机实现的）,它有自己的指令和程序（通道指令、通道程序）专门负责数据输入 / 输出的传输掌握,而CPU将“ 传输掌握” 的功能下放给通道后只负责“ 数据处理” 功能；CPU和通道分时使用系统总线和储备器, 实现了 CPU内部运算与 I/O 设备的并行工作；外围处理机方式 PPU：PPU基本上是独立于主机工作的,它有自己的指令系统,完成算术/ 规律运算,读 / 写主储备器,与外设交换信息等； PPU的结构更接近一台运算机、或者就是一台通用计名师归纳总结 - - - - - - -第 25 页,共 31 页精选学习资料 - - - - - - - - - 算机,一般称为前置机；在一些大型高效率的运算机系统中,可以设置多台 PPU,分别承担 I/O 掌握、通信、爱护诊断等任务；2、多级中断处理过程；（1）中断恳求猎取CPU在一条指令执行完毕后,恳求；（2）打算是否响应中断恳求即转入公操作, 查询是否有中断优先级排队： 中断优先级排队电路打算是否响应当级中断请求；查找中断源： 中断响应,沿着指定优先级的菊花链,查找中 断源,并猎取中断向量；（3）中断周期 断点地址进入堆栈；名师归纳总结 - - - - - - -第 26 页,共 31 页精选学习资料 - - - - - - - - - 状态寄存器进入堆栈；关中断,即修改中断屏蔽寄存器IM（本级及以下的中断恳求不予响应,开放本级以上的中断恳求）；PC；形成中断服务子程序入口地址,转变（4）中断处理：爱护现场；中断处理（设备服务） ；复原现场；开中断,即修改中断屏蔽寄存器 IM；中断返回,即状态寄存器、断点地址从堆栈中出栈,断点地址送 PC；3、Pentium 采纳向量中断法,中断源、中断向量表、中断服务子程序入口地址的形成过程；指令给出：如软件中断指令 接口供应： 可屏蔽中断是INT n 中的 n 即为中断向量号；CPU接收外部中断掌握器由数据总线送来的中断向量号；非屏蔽中断的向量号是固定的；CPU自动指定： 识别错误、故障现象、中断产生条件自动 在 CPU内部形成；（3）名师归纳总结 - - - - - - -第 27 页,共 31 页精选学习资料 - - - - - - - - - 将 256 个中断源的中断服务子程序入口地址集中储存在 00000H-003FFH的 1K区域中,称为 中断向量表 IVT；1）猎取中断向量号 N；2）依据 N,查中断向量表 IVT；3）4N+1,4NIP 、4N+3,4N+2CS ；4）中断服务子程序入口地址为：4、DMA 基本操作过程；（1）外围设备 发出 DMA恳求；24*CS+IP ；（2）CPU在指令执行公操作期间,查询是否有 DMA恳求,决定是否响应设备的 DMA恳求；如响应恳求,把 CPU工作改成 DMA操作方式,CPU初始化 DMA掌握器（内存起始地址、 字个数）, DMA掌握器从 CPU接管总线掌握权；（3）DMA掌握器 负责执行一个个数据传送操作；修改内存地址指针、计数；数据块传送终止时以中断方式向 CPU报告；（4）CPU响应 DMA传送终止的中断恳求,善后处理,收回总名师归纳总结 线掌握权,一次DMA传送操作终止；第 28 页,共 31 页- - - - - - -精选学习资料 - - - - - - - - - 5、通道的功能；1 CPU执行 I/O 指令,通道接收来自CPU输出的地址信息、掌握信息,按指令要求与指定的外围设备进行通信；2 从内存选取属于指定设备的通道程序,逐条执行通道指 令,向设备掌握器发送各种命令；3 组织外围设备与CPU、内存之间进行数据传送,并依据需要供应数据缓存的空间, 以及供应数据存入内存的地址和传送的 数据量；4 从外围设备得到设备的状态信息,形成并储存通道本身的状态信息,依据要求将这些状态信息传送给 CPU；5 将外围设备的中断恳求和通道本身的中断恳求,按次序及时报告 CPU；名师归纳总结 - - - - - - -第 29 页,共 31 页精选学习资料 - - - - - - - - - 第十一章 并行体系结构1、基本概念并行性：并行性是指运算机系统具有可以同时进行运算或者操作的特性, 它包括同时性与并发性两种含义；同时性是指两个或两个以上的大事在同一时刻发生；并发性是指两个或两个以上的事件在同一时间间隔发生（如分时交替执行、重叠执行等）；VLIW 处理机： 由编译程序在编译时找出指令间潜在的并行性,进行适当调度支配, 把多个能并行执行的操作组合在一起,成为一条具有多个操作段的超长指令；由这条超长指令去掌握 VLIW处理机中多个相互独立工作的功能部件,能部件,相当于同时执行多条指令；每个操作段掌握一个功超线程处理机： 多个线程同时运行, 并通过适当的治理调度策略,建立来自多线程的、 已优化的（尽量防止无关问题的） 多指令流；在一个时钟周期内, 流水处理机可以同时处理来自多指令流的指 令、可有效解决相关问题, 称为同时多线程结构, 即超线程技术；向量处理机： 采纳流水线技术实现向量处理,断地进入流水线, 各个重量的处理时间重叠,向量的重量源源不 整体上提高向量的名师归纳总结 - - - - - - -第 30 页,共 31 页精选学习资料 - - - - - - - - - 处理速度； 每个时钟周期向流水线发射一组重量,流水线满载以后,每个时钟周期输出一组重量的运算结果；机群系统： 机群系统是由一组完整的运算机（指离开机群系统仍能独立运行自己任务, 一般称为节点） 通过高性能的网络或局域 网互连而成的系统； 它作为一个统一的运算资源一起工作,并能 产生一台运算机的印象；2、SMP 的特点（1）有两个及以上功能相像、或相同的处理机；（2）这些处理机共享同一主存和I/O 设施,以总线或者其它内部连接机制互连在一起；这样,储备器存取时间对每个处理机都是大致相同的；（3）全部处理机对I/O 设备的拜访,或通过同一通道,或通过供应到同一设备路径的不同通道；（4）全部处理机能完成同样的功能；（5）系统被一个集中式操作系统OS 掌握； OS 供应各处理机及其程序之间的作业级、任务级和数据元素级的交互；OS 跨越全部处理机来调度进程和线程、以及处理机间的同步,使得多个处理机的存在对用户是透亮的,感觉就是一个处理机；名师归纳总结 - - - - - - -第 31 页,共 31 页