组合逻辑电路的分析与设计(共18页).doc

精选优质文档-倾情为你奉上第三章 组合逻辑电路的分析与设计教学要求 1. 掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式；2. 掌握逻辑函数的公式化简法和卡诺图化简法；3. 了解最小项、最大项、约束项的概念及其在逻辑函数化简中的应用。4. 掌握组合逻辑电路的分析与设计方法；5. 了解组合电路中的竞争与冒险现象、产生原因及消除方法。教学内容1 逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式2 逻辑函数的公式化简法和卡诺图化简法3 最小项、最大项、约束项的概念及其在逻辑函数化简中的应用4 组合逻辑电路的分析方法5 组合逻辑电路的设计方法6 组合电路中的竞争与冒险现象、产生原因及消除方法组合逻辑电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路。组合逻辑电路具有如下特点：（1）输出、输入之间没有反馈延迟通路；（2）电路中不含记忆单元。 3.1 逻辑代数逻辑代数是分析和设计逻辑电路不可缺少的数学工具。逻辑代数提供了一种方法，即使用二值函数进行逻辑运算。逻辑代数有一系列的定律和规则，用它们对数学表达式进行处理，可以完成对电路的化简、变换、分析和设计。一、逻辑代数的基本定律和恒等式常用逻辑代数定律和恒等式表：P90基本定律加乘非结合律交换律分配律反演律（摩根定律）吸收律其他常用恒等式表中的基本定律是根据逻辑加、乘、非三种基本运算法则，推导出的逻辑运算的一些基本定律。对于表中所列的定律的证明，最有效的方法就是检验等式左边的函数与右边函数的真值表是否吻合。证明：证明如下： 二、逻辑代数的基本规则1.代入规则：在任何一个逻辑等式中，如果将等式两边出现的某变量A ，都用一个函数代替，则等式依然成立，这个规则称为代人规则。例如 ，在B(AC)BABC中。，代人规则可以扩展所有基本定律的应用范围。2.反演规则：根据摩根定律，求一个逻辑函数的非函数时，可以将中的与（·）换成或（），或（）换成与（·）；再将原变量换为非变量（如换成），非变量换为原变量；并将1换成0，0换成1；那么所得逻辑函数式就是。这个规则称为反演规则。注意，交换时要保持原式中的先后顺序，否则容易出错。例如，求的非函数时，按照上述法则 ，可得，不能写成。运用反演规则时必须注意两点：（1）保持原来的运算优先顺序，即如果在原函数表达式中,AB之间先运算，再和其他变量进行运算，那么非函数的表达式中，仍然是AB之间先运算。（2）对于反变量以外的非号应保留不变。3.对偶规则：L是一个逻辑表达式，如把L中的与（·）换成或（）,或（）换成与（·）；1换成0，0换成1，那么就得到一个新的逻辑函数式，这就是L的对偶式，记作L。例如，则。变换时仍需注意保持原式中先与后或的顺序。所谓对偶规则，是指当某个逻辑恒等式成立时，则其对偶式也成立。利用对偶规则，可从已知公式中得到更多的运算公式。例如，吸收律成立，则它的对偶式也是成立的。三、逻辑函数的代数变换与化简法在第章，曾经通过列写真值表，得到了楼梯照明灯控制的逻辑表达式，它是一个同或函数。那么 ，对应唯一的真值表，逻辑函数表达式和实现它的逻辑电路是不是唯一的呢？下面就讨论这个问题。1.逻辑函数的变换例3.1.1：函数对应的逻辑图如下图所示。利用逻辑代数的基本定律对上述表达式进行变换。解：结果表明，图示电路也是一个同或门。例3.1.2：求同或函数的非函数。解：P93这个函数称为异或函数，它表示当两个输入变量取值相异（一个为0，另一个为1）时，输出函数值为1。在MOS门电路中 ，我们已接触过异或门，上面的推导更明确地告诉我们，异或门和同或门互为非函数。所以在异或门电路的输出端再加一级反相器，也能得到同或门，如下图所示。至此，我们已经学到了不止一种同或函数，但是同或函数的真值表却是唯一的，事实上还可以列举许多。由此可以得出结论：一个特定的逻辑问题，对应的真值表是唯一的，但实现它的电路多种多样。这给设计电路带来了方便，当我们手头缺少某种逻辑门的器件时，可以通过函数表达式的变换，避免使用这种器件而改用其他器件。这种情形在实际工作中常会遇到。 2.逻辑函数的化简 一个逻辑函数可以有多种不同的逻辑表达式，如与或表达式、或与表达式、与非与非表达式、或非或非表达式以及与或非表达式等。以上五个式子是同一函数不同形式的最简表达式。以下将着重讨论与或表达式的化简，因为与或表达式易于从真值表直接写出，且只需运用一次摩根定律就可以从最简与或表达式变换为与非一与非表达式，从而可以用与非门电路来实现。最简与或表达式有以下两个特点：与项（即乘积项）的个数最少。每个乘积项中变量的个数最少。代数法化简逻辑函数是运用逻辑代数的基本定律和恒等式进行化简，常用下列方法： 并项法 吸收法 消去法 配项法使用配项的方法要有一定的经验，否则越配越繁。通常对逻辑表达式进行化简，要综合使用上述技巧。以下再举几例。（课本P95）例3.1.3 化简： 例3.1.4 第二节逻辑函数的卡诺图化简法 经代数法化简后得到的逻辑表达式是否是最简式较难确定。运用卡诺图法可以较简便的方法得到最简表达式。但首先需要了解最小项的概念。 一、最小项的定义及其性质1.最小项的基本概念由A、B、C三个逻辑变量构成的许多乘积项中有八个被称为A、B、C的最小项的乘积项，它们的特点是：1. 每项都只有三个因子；2. 每个变量都是它的一个因子；3. 每一变量或以原变量(、)的形式出现，或以反（非）变量(、)的形式出现，各出现一次。一般情况下，对个变量来说，最小项共有2n个，如n3时，最小项有238个2.最小项的性质为了分析最小项的性质，以下列出个变量的所有最小项的真值表。由此可见，最小项具有下列性质：（1）对于任意一个最小项，只有一组变量取值使得它的值为1，而在变量取其他各组值时，这个最小项的值都是0。（2）不同的最小项，使它的值为1的那一组变量取值也不同。（3）对于变量的任一组取值，任意两个最小项的乘积为0。（4）对于变量的任一组取值，全体最小项之和为1。3.最小项的编号最小项通常用mi表示，下标i即最小项编号 ，用十进制数表示。以ABC为例，因为它和011相对应，所以就称ABC是和变量取值011相对应的最小项，而011相当于十进制中的3，所以把ABC记为m3按此原则，3个变量的最小项二、逻辑函数的最小项表达式利用逻辑代数的基本公式，可以把任一个逻辑函数化成一种典型的表达式，这种典型的表达式是一组最小项之和，称为最小项表达式。下面举例说明把逻辑表达式展开为最小项表达式的方法。例如，要将化成最小项表达式,这时可利用的基本运算关系,将逻辑函数中的每一项都化成包含所有变量A、B、C的项，然后再用最小项下标编号来代表最小项，即又如，要将 化成最小项表达式，可经下列几步：（1）多次利用摩根定律去掉非号 ，直至最后得到一个只在单个变量上有非号的表达式；（2）利用分配律除去括号，直至得到一个与或表达式；（3）在以上第5个等式中，有一项AB不是最小项（缺少变量C），可用乘此项，正如第6个等式所示。 由此可见，任一个逻辑函数都可化成为唯一的最小项表达式。三、用卡诺图表示逻辑函数变量卡诺图如下：变量卡诺图，如下图：已知逻辑函数画卡诺图根据逻辑函数的最小项表达式和卡诺图的一般形式，就可以得到相应的卡诺图。例如，要画出逻辑函数的卡诺图时，可根据变量卡诺图，对上列逻辑函数最小项表达式中的各项，在卡诺图相应方格内填入，其余填入，即可得到如下图所示的的卡诺图。例3.2.1：画出 的卡诺图解：（1）利用摩根定律，可以将上式化简为：（2）因上式中最小项之和为，故对中的各最小项，在卡诺图相应方格内应填入，其余填入，即得下图所示的卡诺图。四、用卡诺图化简逻辑函数 1.具体逻辑函数的卡诺图表示；2.画圈；3.写表达式画包围圈时应遵循以下原则：（1）包围圈内的方格数必定是2n个，n等于0、1、2、3、。（2）相邻方格包括上下底相邻，左右边相邻和四角相邻。（3）同一方格可以被不同的包围圈重复包围 ，但新增包围圈中一定要有新的方格，否则该包围圈为多余。 （4）包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。例3.2.2: 一个逻辑电路的输入是个逻辑变量、 ，它的真值表如下，用卡诺图法求化简的与一或表达式及与非一与非表达式。解：（1）由真值表画出卡诺图，如下图所示。 （2）画包围圈合并最小项，得简化的与一或表达式。 （3） 求与非一与非表达式。二次求非然后利用摩根定律得：利用卡诺图表示逻辑函数式时，如果卡诺图中各小方格被占去了大部分，虽然可用包围的方法进行化简，但由于要重复利用项，往往显得零乱而易出错。这时采用包围的方法化简更为简单。即求出非函数再对求非，其结果相同。例3.2.3：化简下列逻辑函数解：1）由画出卡诺图，如图所示。（2）用包围的方法化简，如下图所示，得： 所以有： （3）用包围的方法化简，如图所示，根据图得到：，两边去反后可得：，两种方法结果相同的。实际中经常会遇到这样的问题，在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。无关项的意义在于，它的值可以取或取，具体取什么值，可以根据使函数尽量得到简化而定。第三节组合逻辑电路的分析分析组合逻辑电路的目的是为了确定已知电路的逻辑功能，其步骤大致如下：1.由逻辑图写出各输出端的逻辑表达式；2.化简和变换各逻辑表达式；3.列出真值表；4.根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 例3.3.1：已知逻辑电路如下图所示，分析该电路的功能。奇校验电路例3.3.2：一个双输入端、双输出端的组合逻辑电路如下图所示，分析该电路的功能。输入输出符合两个位二进制数相加的原则，即，为两个加数，是它们的和，是向高位的进位。这种电路可用于实现两个位二进制数的相加，实际上它是运算器中的基本单元电路，称为半加器。对于比较简单的组合逻辑电路，有时也可用画波形图的方法进行分析。为了避免出错，通常是根据输入波形，逐级画出输出波形，最后根据逻辑图的输出端与输入端波形之间的关系确定功能。用画波形图的分析法对以上两个例题的分析结果分别如图所示。（P107P108）第四节组合逻辑电路的设计组合逻辑电路的设计与分析过程相反，其步骤大致如下：（1）根据对电路逻辑功能的要求，列出真值表；（2）由真值表写出逻辑表达式； （3）简化和变换逻辑表达式，从而画出逻辑图。组合逻辑电路的设计，通常以电路简单，所用器件最少为目标。例3.4.1：试用2输入与非门和反相器设计一个输入（I0、I1、I2）、输出（L0、L1、L2）的信号排队电路。它的功能是：当输入I0为时，无论I1和I2为还是，输出L0为，L1和L2为；当I0为且I1为，无论I2为还是，输出L1为,其余两个输出为；当I2为且另外两个均为时，输出 L2为，其余两个输出为。如I0、I1、I2均为，则L0、L1、L2也均为。解：（1）根据题意列出真值表如下：（2）根据真值表写出各输出逻辑表达式：（3）根据要求将上式变换为与非形式： 由此可画出逻辑图，如下图所示。该逻辑电路可用一片内含四个输人端的与非门（图中蓝灰色部分）（比如74LS00）和另一片内含六个反相器（74LS04）的集成电路组成。原逻辑表达式虽然是最简形式，但它需一片反相器和一片输入端的与门才能实现（见下图），器件数和种类都不能节省，而且三输入端的与门器件不如二输入端的与非门常见。由此可见，最简的逻辑表达式用一定规格的集成器件实现时,其电路结构不一定是最简单和最经济的。设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与理论分析的不同之处。第五节组合逻辑电路中的竞争冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。一、产生竞争冒险的原因首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。在图中，与门G2的输入是和两个互补信号。由于G1的延迟，的下降沿要滞后于的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。与门G2的个输入信号分别由G1和端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。下面进一步分析组合逻辑电路产生竞争冒险的原因。设有一个逻辑电路如上图所示，其工作波形如下图所示。它的输出逻辑表达式为。由此式可知,当和都为1时，L1，与C的状态无关。但是，由波形图可以看出，在由变时，由变有一延迟时间，在这个时间间隔内,G2和G3的输出和同时为，而使输出出现一负跳变的窄脉冲，即冒险现象。这是产生竞争冒险的原因之一，其他原因这里不作详述。由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出现冒险现象二、消去竞争冒险的方法针对上述原因，可以采取以下措施消去竞争冒险现象。1.发现并消掉互补变量：例如，函数式，在时，。若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。可以将该式变换为，这里已将消掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。2.增加乘积项：对于下图中所示的逻辑电路(a)，可以根据逻辑代数中的常用恒等式，在其输出逻辑表达式中增加乘积项AB。这时，对应的逻辑电路如图(b)所示。由前面的分析可知，出现负跳变窄脉冲处，正是和均为时。显然，对于图(b)所示电路，当时，G5输出为，G4输出亦为，这就消除了C跳变时对输出状态的影响，从而消去了竞争冒险。(a) (b)3. 输出端并联电容器如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联电容器，其容量为420pF之间,比如可以在右图的电路的输出端并联一个电容，如下图所示。由于或门G4存在输出电阻R0，致使输出波形上升沿和下降沿的变化变得比较缓慢。因此对于很窄的负跳变脉冲起到平滑的作用，如下图中的波形所示。显然，这时在输出端不会出现逻辑错误。本章小结·逻辑代数是分析和设计逻辑电路的工具。·分析组合逻辑电路的目的是确定已知电路的逻辑功能，其步骤大致是：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能。·应用逻辑门电路设计组合逻辑电路的步骤大致是：列出真值表写出逻辑表达式（或填写卡诺图）逻辑化简和变换画出逻辑图。专心-专注-专业