最新微机原理第6章IO接口PPT课件.ppt

微机原理第微机原理第6章章IO接口接口两者的信息类型可能不一样两者的信息类型可能不一样即使都是数字量信息，两者的信息格式、信号即使都是数字量信息，两者的信息格式、信号时序、传输速度还可能不一样时序、传输速度还可能不一样6.1 I/O6.1 I/O接口的基本功能和结构接口的基本功能和结构 I/O I/O设备是微机系统必不可少的组成部分。但外部设备是微机系统必不可少的组成部分。但外部I/OI/O设备并不能直接与微机相连设备并不能直接与微机相连,而需要而需要通过通过I/OI/O接口接口与与微机相连，这是因为：微机相连，这是因为：6.1.1 6.1.1 接口的基本功能接口的基本功能6.1.2 6.1.2 接口的基本结构接口的基本结构6-26.2.1 6.2.1 存储器映象方式存储器映象方式 (2)(2)I/O I/O端口数目端口数目(即外设数即外设数目目)只受总存储容量的限制只受总存储容量的限制,大大大增加了系统的吞吐率。大增加了系统的吞吐率。1.1.优点：优点：(1)(1)I/OI/O操作与存储器操作完操作与存储器操作完全相同，无需使用专用全相同，无需使用专用I/OI/O指指令，而存储器操作指令及其寻令，而存储器操作指令及其寻址方式非常丰富，从而使址方式非常丰富，从而使I/OI/O功能增强，编程方便、灵活。功能增强，编程方便、灵活。(3)(3)使微机系统的读写控制使微机系统的读写控制逻辑简单。逻辑简单。读读/写写AB存存储储空空间间存储器存储器I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR6-96.2.1 6.2.1 存储器映象方式存储器映象方式(2)(2)为识别一个端口，必须为识别一个端口，必须对全部地址线译码，增加了对全部地址线译码，增加了地址译码电路的复杂性，并地址译码电路的复杂性，并使外设寻址时间增长。使外设寻址时间增长。(1)(1)占用了存储器的一部分占用了存储器的一部分地址空间，使可用的内存空地址空间，使可用的内存空间减少。间减少。2.2.缺点：缺点：(3)(3)访问存储器与访问存储器与I/OI/O操作操作区别不明显。区别不明显。读读/写写AB存存储储空空间间存储器存储器I/O端口端口控制控制控制控制逻辑逻辑MPUDBRDWR6-10 将将I/OI/O端口和存储器分开编址，即两者的地址空间是互端口和存储器分开编址，即两者的地址空间是互相相“隔离隔离”的。的。6.2.2 6.2.2 隔离隔离I/OI/O方式方式有有两两个个地地址址空空间间，MPU MPU 使使用用不不同同的的读读写写控控制制信信号号访访问问存存储储器器 和和 I/OI/O端端口。口。MPUMPU必必 须须采采用用专专用用I/OI/O指指 令令访访 问问 I/OI/O端端口口，以以便便产产生生相相应应 的的 I/OI/O读写信号。读写信号。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB6-111.1.优点：优点：6.2.2 6.2.2 隔离隔离I/OI/O方式方式存存储储器器全全部部地地址址空空间间都不受都不受I/OI/O寻址影响；寻址影响；I/OI/O地地址址译译码码较较简简单单，I/OI/O寻址速度较快；寻址速度较快；使使用用专专用用I/OI/O指指令令和和存存储储器器访访问问指指令令有有明明显显区区别别，可可使使编编制制的的程程序序清清晰晰易易懂懂，便便于于检查。检查。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB6-122.2.缺点：缺点：6.2.2 6.2.2 隔离隔离I/OI/O方式方式I/OI/O指指令令类类型型少少，不不如如存存储储器器访访问问指指令令丰丰富富，使使程程序序设设计计灵灵活活性较差；性较差；I/OI/O指指令令只只能能在在规规定定的的内内部部寄寄存存器器和和I/O I/O 端端口口间间交交换换信信息息，处处理理能能力力和和灵灵活活性性不不如如存储器映象式强；存储器映象式强；MPUMPU必必须须提提供供存存储储器器和和I/OI/O两两组组读读写写控控制制信信号号,增增加加了了控控制制逻逻辑的复杂性。辑的复杂性。存储器存储器(1MB)MPU控制控制逻辑逻辑I/O端口端口(256个个)MEMRMEMWIORIOWR/W控制控制2020ABDB6-136.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU既可采用既可采用隔离隔离I/OI/O编址方式编址方式,又可使又可使用用存储器映象存储器映象I/OI/O编址方式。编址方式。IntelIntel系列系列MPUMPU的的I/OI/O地址空间地址空间关于关于IntelIntel系列系列MPUMPU的的I/OI/O编址方式的几点说明编址方式的几点说明IntelIntel系列系列MPUMPU的的I/OI/O保护机制保护机制6-14 实实际际的的80X8680X86系系统统中中只只使使用用了了1K1K字字节节的的I/OI/O空空间间，即即只只用用A9A9A0A0这这十十根根地地址址线线对对I/OI/O寻寻址址，并并且且对对这这1K1K字字节节的的I/OI/O地地址址空空间间也也大大都都按按ATAT系系统统的的技技术术标标准准作作了了分分配。配。80X8680X86都都提提供供一一个个区区别别于于物物理理存存储储器器地地址址空空间间的的独独立立的的I/OI/O地地址址空空间间,由由2 21616(64K)(64K)个个可可独独立立寻寻址址的的8 8位位端端口口组组成。成。两个相邻的两个相邻的8 8位端口可构成一个位端口可构成一个1616位端口位端口,一般应一般应对准于偶数地址。对准于偶数地址。4 4个相邻的个相邻的8 8位端口可构成一个位端口可构成一个3232位端口位端口(386(386以上以上),一般应对准于能被一般应对准于能被4 4整除的地址整除的地址。1.Intel1.Intel系列系列MPUMPU的的I/OI/O地址空间地址空间6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式6-15分分 类类I/O 地地 址址对对 应应 的的 I/O 设设 备备系系统统板板00001FH02003FH04005FH06006FH07007FH08009FH0A00BFH0C00DFH0F0H0F1H0F80FFHDMA控制器控制器1中断控制器中断控制器1定时器定时器/计数器计数器键盘控制器键盘控制器实时时钟，实时时钟，NMI屏蔽屏蔽寄存器寄存器DMA页面寄存器页面寄存器中断控制器中断控制器2DMA控制器控制器2清除数学协处理器忙信清除数学协处理器忙信号号复位数学协处理器复位数学协处理器数学协处理器数学协处理器表表6.1 I/O地址分配表地址分配表(AT技术标准技术标准)6-16I/O通道通道(扩充槽扩充槽)10016FH170177H1F01F8H200207H27827FH2E82EFH2F82FFH30031FH36036FH370377H37837FH38038FH3A03AFH3B03BFH3C03CFH3D03DFH3E83EFH3F03F7H3F83FFH保留保留硬磁盘适配器硬磁盘适配器2硬磁盘适配器硬磁盘适配器1游戏游戏I/O口口并行打印机口并行打印机口2串行口串行口4串行口串行口2试验卡，标准卡试验卡，标准卡保留保留软磁盘适配器软磁盘适配器2并行打印机口并行打印机口1SDLC，双同步，双同步2双同步双同步1单色显示器单色显示器/打印机适配打印机适配器器保留保留彩色彩色/图形监视器适配器图形监视器适配器串行口串行口3软磁盘适配器软磁盘适配器1串行口串行口16-17这这1010根根I/OI/O地地址址线线并并非非专专设设的的，而而是是借借用用存存储储器器寻寻址址的的低低1010位位地地址址线线A A9 9A A0 0。为为了了与与存存储储器器的的访访间间相相区区别别，就就要要在在I/OI/O端端口口地地址址译译码码电电路路上上加加限限定定信信号号IORIOR*或或IOWIOW*。为为了了保保证证DMADMA控控制制器器访访问问存存储储器器时时，不不会会同同时时选选通通I/OI/O空空间间中中相相同同地地址址的的端端口口,在在I/OI/O端端口口地地址址译译码码电电路路中中还还要要加加一一个个限限定定信信号号AENAEN，使使得得DMACDMAC访问时，访问时，AEN=1AEN=1，禁止，禁止I/OI/O端口译码。端口译码。2.2.关于关于IntelIntel系列系列MPUMPU的的I/OI/O编址方式的几点说明：编址方式的几点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式6-183.Intel3.Intel系列系列MPUMPU的的I/OI/O保护机制保护机制6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式IntelIntel系列系列MPUMPU为为I/OI/O操作提供了两种保护机制：操作提供了两种保护机制：用用EFLAGSEFLAGS中中的的IOPLIOPL字字段段控控制制使使用用I/OI/O指指令令访访问问I/OI/O地址空间的权限。地址空间的权限。用用任任务务状状态态段段的的“I/O“I/O允允许许位位映映象象”控控制制对对I/OI/O地址空间中各具体端口的访问权限。地址空间中各具体端口的访问权限。6-19保保护护虚虚地地址址方方式式下下，当当某某个个程程序序要要访访问问I/OI/O端端口口时时，CPUCPU先先检检查查是是否否满满足足CPLIOPLCPLIOPL，如如满满足足，则则可可访访问问。如如不不满满足足，再再对对相相应应于于这这些些端端口口的的所所有映象位进行测试。有映象位进行测试。在在虚虚拟拟80868086方方式式下下，处处理理器器不不考考虑虑IOPLIOPL，只只检检查查I/OI/O允许位映象。允许位映象。关于保护机制的两点说明：关于保护机制的两点说明：6.2.3 Intel6.2.3 Intel系列处理器的系列处理器的I/OI/O编址方式编址方式6-206.3 I/O6.3 I/O同步控制方式同步控制方式数据输入数据输入缓存器缓存器数据输出数据输出缓存器缓存器接口接口数据数据数据总线数据总线MPU外设外设系统系统ABABIOR/IOWIOR/IOW I/O I/O同步控制方式是微机基本系统与同步控制方式是微机基本系统与I/OI/O外设之间数外设之间数据传送的管理方法，是微机系统的一种调度策略。据传送的管理方法，是微机系统的一种调度策略。输入过程输入过程 输出过程输出过程输入输入输出输出、由输入指令完成由输入指令完成、由输出指令完成由输出指令完成6-21I/OI/O设备的同步控制方式通常有四种：设备的同步控制方式通常有四种：程序查询式控制程序查询式控制中断驱动式控制中断驱动式控制直接存储器存取式控制直接存储器存取式控制延时等待式控制延时等待式控制6.3 I/O6.3 I/O同步控制方式同步控制方式6-22(1)(1)特点：特点：I/OI/O操作总是由操作总是由MPUMPU通过程序查询外设的通过程序查询外设的状态来启动，即总是状态来启动，即总是MPUMPU主动，主动，I/OI/O被动。被动。(2)(2)硬件接口结构硬件接口结构 输入接口输入接口 输出接口输出接口1.1.程序查询式控制程序查询式控制1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式6-23 输入接口硬件结构输入接口硬件结构输入状态信息输入状态信息输入数据输入数据状态位复位状态位复位数据就绪？数据就绪？(b)工作流程工作流程NY&数据数据锁存锁存三态缓冲三态缓冲器器(8位位)三态缓冲三态缓冲器器(1位位)&地地址址译译码码选选通通DQ数数据据+5V准备就绪准备就绪触发器触发器PdDiDBMPUIORREADY(状态状态信息信息)PsR输输入入设设备备AB(a)硬件结构硬件结构1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式6-24 输出接口输出接口 除数据端口外，必须有状态端口除数据端口外，必须有状态端口 状态端口和输入数据端口必须有状态端口和输入数据端口必须有 三态输出功能三态输出功能说明：说明：(b)工作流程工作流程输入状态信息输入状态信息输出数据输出数据状态位复位状态位复位YN忙否？忙否？MPUQD输输出出设设备备数据锁数据锁存器存器三态三态缓冲器缓冲器(1(1位位)&地址地址译码译码数数据据PdPsDBIOW(a)硬件结构硬件结构忙触发器忙触发器RACK状态状态信息信息+5VDiABIOR&1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式6-25例：设状态端口地址为例：设状态端口地址为86H86H，数据端口地址为，数据端口地址为87H,87H,外部输入信息准备好状态标志为外部输入信息准备好状态标志为D D7 7=1=1，请用，请用查询方式写出读入外部信息的程序段。查询方式写出读入外部信息的程序段。TE:TE:IN ALIN AL，86H86H TEST AL TEST AL，10000000B10000000BJZ TEJZ TE IN ALIN AL，87H87H6-26它它是是一一种种天天然然的的同同步步控控制制机机构构，能能很很好好地地协协调调MPUMPU与与外外设设之之间间的的工作，数据传送可靠。工作，数据传送可靠。接接口口简简单单,硬硬件件电电路路不不多多，查查询询程序也不复杂。程序也不复杂。在在MPUMPU使用效率与响应实时性间有矛盾使用效率与响应实时性间有矛盾,软件软件开销大，开销大，MPUMPU使用效率低。使用效率低。q 缺点：缺点：这种这种I/OI/O控制方式是优是劣，不能一概而论控制方式是优是劣，不能一概而论,要看具体应用场合。要看具体应用场合。q 优点：优点：(3)(3)评评 价价1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6.3 I/O6.3 I/O同步控制方式同步控制方式6-271.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式(1)(1)特点：特点：每次每次I/OI/O操作都是由操作都是由I/OI/O设备向设备向MPUMPU发发中断请求而启动的，即中断请求而启动的，即I/OI/O主动，主动，MPUMPU被动。被动。(2)(2)接口电路结构接口电路结构中断请求中断请求触发器触发器输入输入设备设备状态状态信号信号&数据数据锁存器锁存器三态三态缓存器缓存器1 1MPU地址地址译码译码 数据数据RDYD+5VQIORDBABINTCPCP 2.2.中断驱动式控制中断驱动式控制6.3 I/O6.3 I/O同步控制方式同步控制方式6-286.3 I/O6.3 I/O同步控制方式同步控制方式1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式I/OI/O设设备备较较多多时时，硬硬件件复复杂杂，需需以以一一系系列列中中断断逻辑电路作为支持；逻辑电路作为支持；因因为为中中断断方方式式本本身身是是一一种种异异步步控控制制机机构构，中中断断请请求求信信号号的的出出现现完完全全是是随随机机的的，故故软软件件开开发发和和调试比程序查询式复杂、困难。调试比程序查询式复杂、困难。q缺点：缺点：q优点：优点：既既能能节节省省MPUMPU时时间间,提提高高计计算算机机使使用用效效率率，又又能能使使I/OI/O设设备备的的服服务务请请求求得得到到及及时时响响应应，较好地解决了效率与实时性间的矛盾。较好地解决了效率与实时性间的矛盾。鉴于上述原因，如不是实时性要求很高、非使鉴于上述原因，如不是实时性要求很高、非使用中断驱动式控制不可的地方，还是尽量用程序查用中断驱动式控制不可的地方，还是尽量用程序查询式控制为好，或者把两种控制方式结合起来。询式控制为好，或者把两种控制方式结合起来。(3)(3)优缺点优缺点6-293.3.直接存储器存取式控制直接存储器存取式控制I/OI/O设备必须通过设备必须通过MPUMPU才能和存储器交换信息。才能和存储器交换信息。每每次次I/OI/O操操作作的的引引发发方方式式无无论论是是软软件件查查询询引引发发还还是是硬硬件件中中断断引引发发，引引发发后后的的具具体体数数据据传传输过程则都是由软件控制完成的。输过程则都是由软件控制完成的。而而DMADMA方式无需方式无需MPUMPU介入，进入介入，进入DMADMA工作状态工作状态后，数据完全是在硬件后，数据完全是在硬件(DMAC)DMAC)控制下在控制下在I/OI/O设备设备和存储器间直接交换，因此速度可大大提高。和存储器间直接交换，因此速度可大大提高。前两种的共同特点是：前两种的共同特点是：6.3 I/O6.3 I/O同步控制方式同步控制方式1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6-30软件延时软件延时硬件延时硬件延时 这是一种无需控制的这是一种无需控制的I/OI/O操作方式操作方式,只只有在外部控制过程的各种动作时间是固定有在外部控制过程的各种动作时间是固定的，且是已知的条件下才能使用。的，且是已知的条件下才能使用。两种方法：两种方法：4.4.延时延时等待式控制等待式控制1.1.查询式查询式2.2.中断式中断式3.3.DMADMA式式4.4.等待式等待式6-316.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类6.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套6.4.3 6.4.3 中断响应条件中断响应条件6.4.4 6.4.4 中断服务判决中断服务判决 6.4.5 6.4.5 中断处理过程中断处理过程6.4 6.4 I/OI/O接口中的中断技术接口中的中断技术 6-326.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类 1.1.中断的定义中断的定义 中中断断是是指指CPUCPU在在执执行行当当前前程程序序的的过过程程中中，由由于于某某种种随随机机出出现现的的外外设设请请求求或或CPUCPU内内部部的的异异常常事事件件,使使CPUCPU暂暂停停正正在在执执行行的的程程序序而而转转去去执执行行相相应应的的服服务务处处理理程程序序；当当服服务务处处理理程程序序运运行行完完毕毕后后，CPUCPU再再返返回回到到暂暂停停处处继继续续执执行行原来的程序。原来的程序。中中断断是是为为解解决决CPUCPU与与外外设设之之间间的的信信息息交交换换问问题题而而引引入入的的。但但现现代代意意义义上上的的中中断断已已不不仅仅仅仅应应用用于于I/OI/O控控制制，也应用到也应用到CPUCPU内部的指令中断和内部异常处理。内部的指令中断和内部异常处理。6-33断点断点IRET(IRET(中断返回中断返回)主程序主程序中断请求中断请求中中断断服服务务子子程程序序入口入口6-34微机系统的微机系统的中断中断可分为两大类：可分为两大类：2.2.中断分类中断分类硬中断硬中断软中断软中断 指由指由CPUCPU外部事件引起的外部事件引起的中断，又叫外中断，简称中断，又叫外中断，简称中断。又分为：中断。又分为：非屏蔽中断非屏蔽中断NMINMI 可屏蔽中断可屏蔽中断INTRINTR 前者不受前者不受CPUCPU内部的中断内部的中断允许标志允许标志IFIF的控制，而后者的控制，而后者受控制。受控制。指由指由CPU内部原因引起内部原因引起的中断，也叫内中断，统称的中断，也叫内中断，统称为异常。又分为两大类：为异常。又分为两大类：指令引起的异常指令引起的异常处理器检测的异常处理器检测的异常6.4.1 6.4.1 中断的基本概念与分类中断的基本概念与分类6-356.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套 当多个中断源同时申请中断时当多个中断源同时申请中断时,CPUCPU同一时刻只同一时刻只能响应一个中断源的申请，应按各中断源的轻重缓能响应一个中断源的申请，应按各中断源的轻重缓急程度来确定它们的急程度来确定它们的优先级别优先级别。优先级高的中断先。优先级高的中断先响应。响应。中断嵌套中断嵌套是指在优先级已定的情况下，低优先是指在优先级已定的情况下，低优先级的中断服务程序可以被高优先级的中断源所中断，级的中断服务程序可以被高优先级的中断源所中断，等高优先级的中断服务程序结束后，再返回去执行等高优先级的中断服务程序结束后，再返回去执行被中断的低优先级中断服务程序。被中断的低优先级中断服务程序。6-36主程序主程序1 1#中断服中断服务程序务程序2 2#中断服中断服务程序务程序3 3#中断服中断服务程序务程序（中断优先级：（中断优先级：3 3#2 2#1 1#）嵌套的级数原则上不限，只取决于堆栈深度，嵌套的级数原则上不限，只取决于堆栈深度，实际上与要求的中断响应速度也有关。实际上与要求的中断响应速度也有关。中断嵌套示意图：中断嵌套示意图：6.4.2 6.4.2 中断优先级与中断嵌套中断优先级与中断嵌套1 1#中断服中断服务程序务程序2 2#中断服中断服务程序务程序3 3#中断服中断服务程序务程序1 1#中断请求中断请求响应响应 2 2#中断请求中断请求响应响应 3 3#中断请求中断请求响应响应返回返回返回返回返回返回6-376.4.3 6.4.3 CPUCPU响应中断的条件响应中断的条件 CPUCPU对对中中断断源源发发出出的的中中断断请请求求是是否否响响应应，视视中中断断源源而有所不同：而有所不同：对内中断和非屏蔽中断请求对内中断和非屏蔽中断请求，可在当前指令执，可在当前指令执行前或执行后直接转入中断周期，由内部硬件行前或执行后直接转入中断周期，由内部硬件自动执行预定的操作；自动执行预定的操作；对外部可屏蔽中断请求对外部可屏蔽中断请求，通常要满足一定的条，通常要满足一定的条件才能响应。件才能响应。6-38M8086I PCSPSWINTA类型码类型码N中中断断向向量量表表零零页页地地址址空空间间4个字节TYPE 0TYPE 1N*4SSIPCSPA20位地址入口位地址入口.中断中断服务服务程序程序STI CLI 11.IRETIF.TF清零清零1212.断点现场恢复断点现场恢复.断点现场进栈断点现场进栈 INTR可可屏屏蔽蔽中中断断响响应应过过程程6-39 CPU CPU响应外部可屏蔽中断请求，通常要满足响应外部可屏蔽中断请求，通常要满足以下条件：以下条件：置位了中断请求触发器。置位了中断请求触发器。中断屏蔽触发器处于非屏蔽状态。中断屏蔽触发器处于非屏蔽状态。CPU内部是中断开放的（内部是中断开放的（CPU内部中断内部中断允许触发器允许触发器IF=1）。没有更高优先级别的中断请求正在被响没有更高优先级别的中断请求正在被响应或正发出、正挂起。应或正发出、正挂起。CPU正在执行的现行指令已经结束。正在执行的现行指令已经结束。6.4.3 6.4.3 CPUCPU响应中断的条件响应中断的条件6-406.4.4 6.4.4 中断服务判决中断服务判决 在有多中断源的微机系统中，凡存在多个中在有多中断源的微机系统中，凡存在多个中断源合用一根中断请求线的情况，都存在一个多断源合用一根中断请求线的情况，都存在一个多中断请求的服务判决问题。主要包括两方面：中断请求的服务判决问题。主要包括两方面：判别哪个中断请求源的优先权最高，确定判别哪个中断请求源的优先权最高，确定为谁服务；为谁服务；将程序转移到相应的中断处理程序入口。将程序转移到相应的中断处理程序入口。6-41程序查询式判决程序查询式判决中断向量式判决中断向量式判决6.4.4 6.4.4 中断服务判决中断服务判决解决这一问题的方法通常有两种：解决这一问题的方法通常有两种：6-42 这是一种软件为主的判决方法。所需的硬件这是一种软件为主的判决方法。所需的硬件支持最少，主要需要一个支持最少，主要需要一个带三态缓冲的中断请求带三态缓冲的中断请求锁存器锁存器作为状态输入口，以供作为状态输入口，以供MPUMPU查询用。查询用。1.1.查询式判决原理查询式判决原理 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断处中断处理器理器1中断中断请求请求锁存锁存器器7#=I/OINTD7D6D0IACK中断接口中断接口INT0INT1INT7三态三态缓冲缓冲器器0#=I/O1#=I/OEN6.4.4 6.4.4 中断服务判决中断服务判决6-43 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决2.2.查询式中断流程图查询式中断流程图中断处理程序中断处理程序保护现场保护现场读中断请求状态读中断请求状态N恢复现场恢复现场Y中断返回中断返回7#I/O服务程序服务程序7#I/O请求？请求？6#I/O服务程序服务程序6#I/O请求？请求？0#I/O服务程序服务程序0#I/O请求？请求？YYNN6.4.4 6.4.4 中断服务判决中断服务判决6-44优点：优点：硬件简单，程序层次分明，只要改变硬件简单，程序层次分明，只要改变 程序中查询的顺序而不必改变硬件连程序中查询的顺序而不必改变硬件连 接，即可方便地改变外设的中断优先接，即可方便地改变外设的中断优先 级。级。缺点：缺点：中断源较多时中断源较多时,中断响应速度慢，中断响应速度慢，CPUCPU 使用效率降低。使用效率降低。3.3.查询式判决的优缺点查询式判决的优缺点 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决6.4.4 6.4.4 中断服务判决中断服务判决6-45 这是一种硬件为主的判决方法。主这是一种硬件为主的判决方法。主要用硬件电路对中断源进行优先级排队要用硬件电路对中断源进行优先级排队,并将程序引导到有关并将程序引导到有关I/O I/O 的中断服务程的中断服务程序入口。具体实现方案有序入口。具体实现方案有:菊花链优先级判决菊花链优先级判决 并行优先级判决并行优先级判决q 中断向量式判决中断向量式判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决6.4.4 6.4.4 中断服务判决中断服务判决6-46 每个每个I/OI/O设备除有中断请求逻辑外，还设备除有中断请求逻辑外，还必须包含一个中断向量发生器必须包含一个中断向量发生器;当当IACKIACK有效有效并到达某个提出了中断请求的并到达某个提出了中断请求的I/OI/O设备的输设备的输入端时，该设备将其识别码入端时，该设备将其识别码(也叫中断向量也叫中断向量号号)置于数据总线上。置于数据总线上。1.1.菊花链优先级判决菊花链优先级判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断向量发中断向量发生器生器nn#I/O数据总线数据总线(DB)IACKIN1OUT1OUT2IN2IN3INnIR1IR2IRnINT中断请求线中断请求线中断向量发中断向量发生器生器1中断向量发中断向量发生器生器2（中中断断处处理理器器）1#I/O2#I/O6.4.4 6.4.4 中断服务判决中断服务判决6-47 其核心部件是一个优先级编码器和各中其核心部件是一个优先级编码器和各中断源公用的中断向量发生器。当断源公用的中断向量发生器。当IACKIACK有效时，有效时，中断向量发生器将把与最高优先级中断请求中断向量发生器将把与最高优先级中断请求源对应的中断向量号送上数据总线源对应的中断向量号送上数据总线DBDB。2.2.并行优先级判决并行优先级判决 程序查询程序查询 式式 判判 决决 中断向量中断向量 式式 判判 决决MPU中断向量发生器中断向量发生器优先级编码器优先级编码器数据总线数据总线(DB)IACKINTnIR0IR1IR2n-1（中中断断处处理理器器）6.4.4 6.4.4 中断服务判决中断服务判决 无论菊花链还是并行结构无论菊花链还是并行结构,当当MPUMPU在中断响在中断响应周期中收到中断向量号后，便通过计算或查应周期中收到中断向量号后，便通过计算或查表得到中断向量表得到中断向量(即中断服务程序入口地址即中断服务程序入口地址)，并自动进入和执行相应的中断服务程序。并自动进入和执行相应的中断服务程序。6-486.4.5 6.4.5 中断处理过程中断处理过程响应中断请求响应中断请求 保证中断处理完保证中断处理完毕后能返回原程序，毕后能返回原程序，从断点开始正确执行。从断点开始正确执行。保护内容包括：保护内容包括：CPUCPU标志寄存器标志寄存器FRFR 断点地址断点地址PCPC 中断处理将用到的中断处理将用到的CPUCPU内部寄存器内部寄存器保护现场保护现场开中断开中断中断服务中断服务关中断关中断恢复现场恢复现场开中断开中断中断返回中断返回以便执行中断服务程以便执行中断服务程序时，能响应更高级序时，能响应更高级别的中断源请求。别的中断源请求。完完成成I/OI/O操操作作或或异异常常事事件件处处理理,是是整整个个中中断断处理程序的核心。处理程序的核心。以便恢复现场时不以便恢复现场时不被其他中断打断。被其他中断打断。以便中断返回后以便中断返回后可响应新的中断可响应新的中断6-496.5 6.5 I/OI/O接口中的接口中的DMADMA技术技术 DMA方式不仅用于高速方式不仅用于高速I/O设备与存储器之间的数据传设备与存储器之间的数据传输，也常用于存储器与存储器之间、输，也常用于存储器与存储器之间、I/O设备与设备与I/O设备之间设备之间的数据传输。如：的数据传输。如：6.5.1DMA操作的一般过程操作的一般过程6.5.2DMA操作控制器操作控制器 磁盘、光盘与内存之间的数据交换；磁盘、光盘与内存之间的数据交换；图像与图形显示；图像与图形显示；高速数据采集系统；高速数据采集系统；6-50DMA操作的过程取决于操作的过程取决于DMAC接管总线的方式。接管总线的方式。DMAC通常有三种从通常有三种从MPU接管总线的方式：接管总线的方式：使使MPU暂时放弃总线控制权暂时放弃总线控制权 暂停暂停MPU时钟脉冲时钟脉冲 窃取窃取MPU空闲时间空闲时间6.5.1 6.5.1 DMADMA操作的一般过程操作的一般过程6-51q第一种方式下第一种方式下DMADMA操作过程示意：操作过程示意：MPUDMAC存储器存储器外部设备外部设备地址总线地址总线数据线数据线(a)DMA(a)DMA请求阶段请求阶段HOLDDMAREQMPUDMAC存储器存储器外部设备外部设备(b)DMA(b)DMA响应和传数阶段响应和传数阶段HLDADMAACKIOR/IOWMEMW/MEMRMPUDMAC存储器存储器外部设备外部设备(c)(c)传送结束阶段传送结束阶段INT计数到计数到6.5.1 6.5.1 DMADMA操作的一般过程操作的一般过程6-526.5.2 6.5.2 DMADMA操作控制器操作控制器 MEMR/MEMW总线总线接口接口优先权优先权编码编码与与总线总线判决器判决器地址寄存器地址寄存器字节寄存器字节寄存器状态寄存器状态寄存器控制寄存器控制寄存器通道通道2数据链接数据链接寄存器寄存器总线总线控制控制逻辑逻辑通道通道3系统系统AB,DBIOR/IOWBUSRQBUSAKINT级级联联线线内内总总线线通道通道1DMARQ1DACK1DMARQ2DACK2DMARQ3DACK36-536.6 6.6 I/OI/O接口中的数据缓存技术接口中的数据缓存技术6.6.16.6.1 单级数据缓存器单级数据缓存器6.6.26.6.2 FIFOFIFO数据缓存器数据缓存器6.6.36.6.3 双口双口SRAMSRAM数据缓存器数据缓存器6-546.6.1 6.6.1 单级数据缓存器单级数据缓存器 单级数据缓存器在电路结构上，实际上就是一个寄存单级数据缓存器在电路结构上，实际上就是一个寄存器或锁存器。器或锁存器。用于输出接口中数据缓存时，只需一般（单纯用于输出接口中数据缓存时，只需一般（单纯的）寄存器或锁存器即可；的）寄存器或锁存器即可；用于输入接口中数据缓存时，必须采用具有三用于输入接口中数据缓存时，必须采用具有三态输出功能的寄存器或锁存器，或者采用一般态输出功能的寄存器或锁存器，或者采用一般寄存器或锁存器加上三态缓冲器构成。寄存器或锁存器加上三态缓冲器构成。6-55DQCPDQCPDQCPDQCPDQCPDQCPDQCPDQCP1DI1DI2DI3DI0DI4DI5DI6DI7CPOEDO0DO1DO2DO3DO4DO5DO6DO71.1.带三态输出的带三态输出的单级缓存器结构单级缓存器结构寄存器或寄存器或锁存器锁存器用寄存器时，是用寄存器时，是在在CPCP上升沿寄存上升沿寄存数据；数据；用锁存器时，是用锁存器时，是在在CPCP为高电平期为高电平期间输出跟随输入间输出跟随输入变，变，CPCP下降沿时下降沿时才将输入数据锁才将输入数据锁定寄存。定寄存。6.6.1 6.6.1 单级数据缓存器单级数据缓存器6-562.2.单级数据缓存器的连接单级数据缓存器的连接Q7 D7Q0 D0&OECP来自外来自外设数据设数据外设选外设选通信号通信号地址端口地址端口IORD0D76.6.1 6.6.1 单级数据缓存器单级数据缓存器6-576.6.2 6.6.2 FIFOFIFO数据缓存器数据缓存器1.1.基于寄存器阵列的结构基于寄存器阵列的结构输入输入寄寄存器存器寄存器阵列寄存器阵列输出输出寄存器寄存器输入控输入控制逻辑制逻辑阵列控制逻辑阵列控制逻辑输出控输出控制逻辑制逻辑输入输入 n n数据数据123L选通输入选通输入SISI输入允许输入允许IEIE输入准备输入准备就绪就绪IRIRn输出输出数据数据选通输出选通输出SOSO输出允许输出允许OEOE输出准备输出准备就绪就绪OROR6-58RAM阵列阵列123 L数据输入数据输入数据数据输出输出读指针读指针写指针写指针读时钟读时钟写时钟写时钟满指示满指示空指示空指示比较器比较器控制器控制器6.6.2 6.6.2 FIFOFIFO数据缓存器数据缓存器2.2.基于基于RAMRAM阵列的结构阵列的结构6-596.6.3 6.6.3 双口双口SRAMSRAM数据缓存器数据缓存器 它是指具有两套独立总线、对外提供两个独它是指具有两套独立总线、对外提供两个独立读立读/写端口的静态写端口的静态RAMRAM存储器。存储器。有两种结构形式：有两种结构形式：两个端口完全相同的对称结构；两个端口完全相同的对称结构；两个端口不完全相同的非对称结构。两个端口不完全相同的非对称结构。6-60用户交互接口用户交互接口内务操作接口内务操作接口传感器接口传感器接口控制接口控制接口 1.1.按接口所连外设的形式和功能不同，接口通常按接口所连外设的形式和功能不同，接口通常分为：分为：接收来自接收来自用户的信息或用户的信息或向用户发送信向用户发送信息所需的接口息所需的接口电路。电路。使微处理使微处理器能发挥最基器能发挥最基本的处理和控本的处理和控制功能所必需制功能所必需的接口电路。的接口电路。如：如：时钟电路、时钟电路、内存接口等。内存接口等。解决信号解决信号的功率放大和的功率放大和数模转换两大数模转换两大问题。问题。将传感器将传感器输出信号转换输出信号转换成微机所能接成微机所能接受的数字量。受的数字量。6.7 6.7 接口的分类接口的分类6-616.7 6.7 接口的分类接口的分类并行接口并行接口串行接口串行接口可编程接口可编程接口不可编程接口不可编程接口3.3.按可编程的性质，可分为：按可编程的性质，可分为：2.2.按外设的数据传输方式，按外设的数据传输方式，可分为：可分为：6-62结束语结束语谢谢大家聆听！谢谢大家聆听！63