计算机组成原理实验指导书 电子科技大学.doc
计算机专业核心硬件课程实验指导书 电子科技大学计算机学院 实验平台介绍一 硬件部分：1 核心适配板：主控芯片是XILINX公司的SPRTAN XC3S500E（50万逻辑门电路），它具有可编程接口（JTAG），通过并口与PC机相连，该芯片可以反复擦写。2 实验箱上输入/输出接口：按键开关： 键按下为抵电平，弹起为高电平，实验箱上的序号是AN1,AN2。用它可以形成脉冲信号。（2个） 拨动开关： 开关向上为高电平，向下为低电平，实验箱上的序号是K1K12。（12个） 发光二极管：分成红、绿、黄三种颜色。高电平点亮，低电平 熄灭。实验箱上的序号是L1L24。（24个） (4)8段LED数码管:低电平点亮相应的段。实验箱上的序号是 LED1LED4。（4个） 3. 用户接口部分 实验板标注XC3S500E芯片引脚序号属性连接对象P1177i/o/CLK用户自己连接P2178i/o/CLK用户自己连接P3180i/o/CLk用户自己连接P4183input/CLK用户自己连接P5184input/CLK用户自己连接P6181i/o/CLK用户自己连接P7185i/o/CLK用户自己连接P8186i/o/CLK用户自己连接P9144i/o用户自己连接P10145i/o用户自己连接P11146i/o用户自己连接P12147i/o用户自己连接P13150i/o用户自己连接P14151i/o用户自己连接P15152i/o用户自己连接P16153i/o用户自己连接P17160i/o用户自己连接P18161i/o用户自己连接P19162i/o用户自己连接P20163i/o用户自己连接P21164i/o用户自己连接P22165i/o用户自己连接P23167i/o用户自己连接P24168i/o用户自己连接L115i/o已连接红灯1L212i/o已连接红灯2L311i/o已连接红灯3L49i/o已连接红灯4L58i/o已连接红灯5L65i/o已连接红灯6L74i/o已连接红灯7L83i/o已连接红灯8L92i/o已连接绿灯1L10205i/o已连接绿灯2L11203i/o已连接绿灯3L12202i/o已连接绿灯4L13200i/o已连接绿灯5L14199i/o已连接绿灯6L15197i/o已连接绿灯7L16196i/o已连接绿灯8L17193i/o已连接黄灯1L18192i/o已连接黄灯2L19190i/o已连接黄灯1L20189i/o已连接黄灯2L21187i/o已连接黄灯1L22179i/o已连接黄灯2L23172i/o已连接黄灯1L24171i/o已连接黄灯21A129i/o已连接数码管11B128i/o已连接数码管11C127i/o已连接数码管11D126i/o已连接数码管11E123i/o已连接数码管11F122i/o已连接数码管11G120i/o已连接数码管11H119i/o已连接数码管12A116i/o已连接数码管22B115i/o已连接数码管22C113i/o已连接数码管22D112i/o已连接数码管22E109i/o已连接数码管22F108i/o已连接数码管22G107i/o已连接数码管22H106i/o已连接数码管23A100i/o已连接数码管33B99i/o已连接数码管33C98i/o已连接数码管33D97i/o已连接数码管33E96i/o已连接数码管33F94i/o已连接数码管33G93i/o已连接数码管33H90i/o已连接数码管34A89i/o已连接数码管44B83i/o已连接数码管44C78i/o已连接数码管44D77i/o已连接数码管44E76i/o已连接数码管44F75i/o已连接数码管44G74i/o已连接数码管44H69i/o已连接数码管4实验板标注XC3S500E芯片引脚序号属性连接对象D016i/o已连接RAM数据线D0D118i/o已连接RAM数据线D1D219i/o已连接RAM数据线D2D322i/o已连接RAM数据线D3D423i/o已连接RAM数据线D4D524i/o已连接RAM数据线D5D625i/o已连接RAM数据线D6D728i/o已连接RAM数据线D7A030i/o已连接RAM地址线A0A131i/o已连接RAM地址线A1A233i/o已连接RAM地址线A2A334i/o已连接RAM地址线A3A435i/o已连接RAM地址线A4A536i/o已连接RAM地址线A5A639i/o已连接RAM地址线A6A740i/o已连接RAM地址线A7A862i/o已连接RAM地址线A8A960i/o已连接RAM地址线A9A1048i/o 已连接RAM地址线A10A1150i/o 已连接RAM地址线A11A1241i/o 已连接RAM地址线A12A1363i/o 已连接RAM地址线A13A1442i/o 已连接RAM地址线A14A1568i/o 已连接RAM地址线A15A1645i/o 已连接RAM地址线A16CS147i/o 已连接RAM的片选1CS265i/o 已连接RAM的片选2WE64i/o已连接RAM写信号OE49i/o已连接RAM读信号K114input 已连接拨动开关K_1K226input 已连接拨动开关K_2K332input 已连接拨动开关K_3K443input 已连接拨动开关K_4K551input 已连接拨动开关K_5K657input 已连接拨动开关K_6K758input 已连接拨动开关K_7K871input 已连接拨动开关K_8COL4140I/O 已连接矩阵键盘行1COL3139I/O 已连接矩阵键盘行2COL2138I/O已连接矩阵键盘行3COL1137I/O 已连接矩阵键盘行4ROW4135I/O 已连接矩阵键盘列1ROW3134I/O 已连接矩阵键盘列2ROW2133I/O 已连接矩阵键盘列3ROW1132I/O 已连接矩阵键盘列4EXP_0129I/O用户自己连接EXP_02101input 用户自己连接EXP_03110input 用户自己连接EXP_04118input 用户自己连接EXP_05124input 用户自己连接EXP_06130input 用户自己连接EXP_07142input 用户自己连接EXP_08148input 用户自己连接EXP_09154input 用户自己连接EXP_10159input 用户自己连接EXP_11169input 用户自己连接EXP_12174input 用户自己连接EXP_13175input 用户自己连接EXP_14194input 用户自己连接EXP_15204input 用户自己连接P112(CLK)82GCLK已连接2MHHz时钟(实验箱）80GCLK已连接50MHz时钟（扩展板）二 软件部分：本实验系统的开发软件采用Xilinx公司的ISE集成开发环境。其软件开发流程：1创建工程 *双击桌面“Xilinx ISE 7.1”； *选择“File”àNew Project”,屏上显示（图1）； 填写“工程项目名”和文件存放路径。 *点击“下一步”，屏上显示（图2）； 选择所使用芯片的类型、封装等信息； 选择综合工具（Synthesis Tool） （图1） （图2）2.设计输入 *在（图3）对话框，输入文件名，同时选左框中 的”Verilog Module” *输入Verilog HDL 的源程序代码 （图3）3约束（引脚绑定） *在“Process View”框中，点击“User Constraints”前的+，双击“Assign Package Pins” *在“Design Browser”框中，选“I/O Pins” *在“Design Object List”框中Loc栏添入芯片的 引脚序号，注意在引脚序号前加上字母p； 4综合 在“Process View”框中，点击“Synthesize-XST”; 5.实现 在“Process View”框中，点击“Implement Design”; 6.下载 在“Process View”框中，点击“Configure Device(Impact)”; 选“Boundary-Scan Mode” 选“Automatically connect to cable.”(注意此时 必须将实验目标板通过并口与PC相连，同时打开实验箱的电源！），屏上显示下图。 双击图中“XC3S500E芯片”图标，在弹出的对话框中选 取需要下载的Bit文件； 在“XC3S500E芯片”图标上点击右键，选择“Programme”, 即可以将程序下载到芯片中。
