PCB与电磁兼容.doc

PCB与电磁兼容中文摘要电磁兼容（EMC）指的是一个产品和其他产品共存于特定的电磁环境中，而不会引起其他产品或者自身性能下降或损坏的能力【1】，即产品和其他产品能够“和平共处”，彼此间的电磁干扰(EMI)不会影响产品的正常工作。引起电磁干扰的原因是多方面的，主要可归结为过高的工作频率或不合理的布局布线。在高频化趋势不可避免的情况下,一个好的PCB设计，应着重从元器件布局、时钟电路设计、电源设计、接地设计、静电防护设计等方面进行综合考虑。关键词：电磁兼容、PCB、布局、接地、时钟电路Abstract(EMC) refers to a product and other products co-exist in a specific electromagnetic environment without causing other product or its performance degradation or damage to the ability, that is, products and other products to "peaceful coexistence" between them electromagnetic interference (EMI) will not affect the product work properly.Electromagnetic interference caused by many reasons, mainly the work can be attributed to high frequency or unreasonable layout. The inevitable trend in the high-frequency case, a good PCB design and layout should be focused from the components, the clock circuit design, power supply design, grounding design, design of ESD protection in areas such as comprehensive consideration.Keyword：EMC、PCB、layout、grounding、the clock circuit1 电磁兼容的重要性现代电子产品的一个主要特征是数字化，高速微处理器的应用十分普遍，这些数字电路在工作时，会产生很强的电磁干扰发射，这不仅有可能使产品不能通过有关的电磁兼容性标准测试，甚至可能连自身的稳定性也不能保证。在产品的研发过程中，由于产品可靠性水平不高、工作不稳定而浪费大量的时间进行调试，甚至失去市场时机而造成重大损失的事例时有发生。目前电子产品的密集度已经成为衡量现代化程度的一个重要指标，大量的电子设备在同一个空间同时工作，电磁干扰的问题呈现出前所未有的重要性【1】。2 PCB电磁兼容设计的重要性无论简单的电话机、电视机，还是复杂的通信电子产品，都是由外壳将PCB通过某种组装方式进行组装，通过相应的接口线（天线、不同频率的信号线、电源等）组成的完整设备。电子产品需要通过电磁兼容测试，才可进入市场。产品设计时只有在产品方案阶段、详细设计阶段对电磁兼容性问题进行考虑，才能真正保证产品的电磁兼容性能。如果等产品生产出来之后不能通过电磁兼容性标准的测试，导致产品不能销售出去时，才开始考虑解决电磁兼容性问题，才开始寻求高效解决措施，为时已晚。开始设计PCB时，首先要确定如何走线，分清哪些是信号线，速度高的信号线是哪些？速度低的信号线是哪些？那些线是时钟线，哪些是控制线，哪些线是差分线，哪些线有阻抗控制要求，阻抗要求控制在什么范围内？精度要求是多少。现在的PCB布线要求满足：尽量减少传输延时，传输线不存在反射和串扰，减少信号损耗等【2】。与直流或低频电路不同，传输线是一个分布参数系统，描述它的基本参量有两个，即特征阻抗和传播常数。特性阻抗反映了传输线上的电压与电流的比值关系。对于理想无损耗传输线而言，其特性阻抗值取决于传输线单位长度上电感和电容的大小。传播常数中包含两个因子：一是信号沿传输线传播时的衰减特性，另一个是信号沿传输线传播的速度。当传输线端接负载的阻抗等于其特性阻抗时，所传播的信号能量完全被负载接受，不会有信号被反射回去。如果传输线在终端部匹配，则电路的性能问题和EMI就会出现。对于高速逻辑器件来说，PCB上的走线对高速信号来说就是一种天线。在设计电路时设计不好就会影响功能的实现。3W原则串扰可存在于PCB的走线之间，这种不良影响不仅与时钟或周期信号有关，而且也会系统的其他重要走线、数据线、地址线、控制线和IO产生影响。问题大多数来至时钟和周期信号。它们将引起其他部分功能性问题。使用3W原则的出发点就是使走线间的耦合最小。3W原则可描述为：二平行走线距离间隔必须不小于单一走线宽度的三倍。另一种描述是，两个平行线之间的边缘距离间隔必须不小于单一走线宽度的2倍。对于PCB中强干扰信号线或者对干扰很敏感的信号线（如始终走线、差分线、视频、音频及复位线）必须强制使用3W原则。时钟系统的EMC设计时钟晶体和相关电路应布置在PCB的中央位置。特别注意时钟发生器的位置尽量不要靠近对外的连接器。必要时在时钟晶体下铺设地层，有利于散热并可将振荡器内部产生的射频电流泄放到地平面上。时钟线和高速信号线尽量走内层，并夹在两个地平面层中间，以确保相邻完整的回流路径。对于高频时钟布线，要求尽量减小传输线长度，降低传输线效应【1】。整体布局布线设计整体布局是PCB设计的第一步，合理的布局不但可以增加PCB的视觉美感，还可以提高产品的电磁兼容水平，一般来说，器件的整体布局应遵循以下原则【1】： (1) 围绕各功能电路的核心元件进行布局，保证各元器件沿同一方向整齐、紧凑排列，易受干扰的元器件不能相邻布置，以防止信号间耦合； (2) 处理敏感信号的元件要远离电源、大功率器件等，并且不允许敏感信号线穿过大功率器件，热敏元件应远离发热元件，温度敏感元件宜置于温度最低的区域；(3) 加大具有高电位差元器件之间的距离，防止它们放电而引发短路,并可在无铅时代减少CAF (Conductive Anodic Filament)发生的可能性。同时，高电压元器件应尽量布设在调试时手不易触及的地方，并加以绝缘保护； (4) 对于高频电路，推荐采用菊花链布线或星形布线，并且高速数字信号应布置在与地线相邻的信号层,并且信号线尽可能短； (5) 一个过孔会带来约0.5pF的分布电容2,因此,减少过孔数量可显著提高运行速度。元器件的选择和布置相比于分立元件,集成电路元器件具有密封性好、焊点少、失效率低的优点，应优先选用。同时，选用信号斜率较慢的器件，可降低信号所产生的高频成分,充分使用贴片元器件能缩短连线长度，降低阻抗,提高电磁兼容性。另外，应优先选用供应渠道稳定的元器件，以确保生产加工的连续进行。 元器件布置时，首先按一定的方式分组，同组的放在一起，不相容的器件要分开布置，以保证各元器件在空间上不相互干扰。另外，重量较大的元器件应采用支架固定。整体布线PCB布线总的原则是先布时钟、敏感信号线，再布高速信号线，最后布一般的不重要信号线。 布线时，在总的原则前提下，还需考虑以下细节： (1) 在多层板布线中，相邻层之间最好采用“井”字形网状结构； (2) 减少导线弯折，避免导线宽度突变，为防止特性阻抗变化，信号线拐角处应设计成弧形或用45度折线连接； (3)PCB板最外层导线或元器件离印制板边缘距离不小于2 mm，不但可防止特性阻抗变化，还有利于PCB装夹； (4) 对于必须铺设大面积铜箔的器件，建议用栅格状5，并且通过过孔与地层相连； (5) 短而细的导线能有效抑制干扰，但太小的线宽会增加导线电阻，导线的最小宽度可视通过导线的最大电流而定，一般而言，对于厚度为0.05 mm，宽度为1mm 铜箔允许的电流负荷为1A。因此,1-1.5 mm的线宽完全可满足要求，对于小功率数字集成电路，选用0.2-0.5 mm线宽即可。同一PCB中，地线、电源线宽应大于信号线；电源部分设计不合理的电源布线会产生很大的噪声,引起产品性能下降。在电源入口处的电源线和地线之间跨接一个10-100F的电容,可有效降低噪声干扰。电源去耦滤波设计在每块集成电路芯片电源两端跨接一个0.01-0.1F的去耦电容，能较大程度地减小噪声，并能够减少跨板间的浪涌电流。在能够达到电流补偿目的的情况下,去耦电容值越小越好,贴片电容引线电感小,应优先选用。最有效的电源滤波方法是在交流电源的进线处安置滤波器，为避免导线相互耦合或形成环路，滤波器的输入输出线应分别从PCB板的两边引出，而且使引线尽可能短。接地设计 设备的接地方式主要有浮地、单点接地和多点接地三种【3】。其中浮地容易产生静电积累和静电放电，应慎重考虑。一般来讲，当电路工作在1MHz或更低频率范围时，单点接地是最好的选择；当电路处于10MHz以上的较高频率时，电流返回路径中的有限阻抗会导致出现不希望有的射频电流，应尽量选用多点接地。对于既有数字电路又有模拟电路的PCB,要做好分地处理.布置地线时，地线应尽可能地粗，使它至少能通过三倍于PCB板的允许电流，以提高抗噪声性能.如果用大面积覆铜方式铺设地线，应尽量避免死铜现象，并将同一功能电路的覆铜用粗导线连在一起，以保证地线质量，降低噪音。由于带状电缆是非屏蔽性的，使用时最好信号线和地线一一对应，保证每一根信号线都有一个单独的接地回路，这样公共阻抗的耦合将不存在，而且导线间的串扰也将减至最小。值得注意的是无论使用何种电缆，都要求将其屏蔽层接地。如果把模拟地和数字地大面积直接相连，会导致互相干扰。不短接又不妥，理由如上有四种方法解决此问题1、用磁珠连接；2、用电容连接；3、用电感连接；4、用0欧姆电阻连接。所谓数字地一般来说是指数字电路类型集合的公共参考地，而模拟地也是类同之意。在一个复杂的电路系统中，往往会出现很不同类型的电路。通常我们在以电路的工作类型或工作频率将其划分。如数字、模拟之类划分或以速度或频率频段划分等。在数字电路中，电路通常是处于开关状态，而在所有数字芯片接地端汇集在一起。而这个汇集地因电路不停地开，这样在回流地端上也会因而产生一些开关高频噪声。在设计PCB中若然这些电路处理不当的话，例如，将数字系统的地回流走线与模拟电路的地连接在一起。这样很有可能将地噪声信号引入模拟电路中，若果引入的地方是模拟电路是放大部分。那么很可能会将这些噪声进放大或干扰到模拟电路的正常工作或产生识动作等情况。为了处理好这个可能性的发生，一个复杂的混合信号电路中我们在设计PCB时往往会将其电路类型进分开布局处理。这样有利于减少数字电路对模拟电路的干扰。通常在PCB中会采用一点汇流接地的方式来解决这种问题，如数字电路设计PCB时先采用公共地接点，而模拟同样处理。在最后将数字地与模拟地同样汇接到电源的地端上进行一个电流回路。 另外，在数字电路中，同样要加增对电源的高频退耦处理，如最常用的有在电路供电端增加0.1uf的退耦电容。这个电容通常用两个作用，其一是减少高频信号回路的高频电阻。因为在高速开关中电路处于高速开关状态，电流需要快速流动。然而，由于电源大电解有存在，同样由于大解电容本身结构的原因当高速电流回流时大电解电感效应会对高速电流产生感抗。这样从而增大了高速或高频信号回流的阻抗，这个对于模拟电路来说是很不利的。此时增加了高频特性的退耦电容可以助于减少高频阻抗的产生。其二，在数字电路中，由于电路常处理开关状态。在电源供电端也会因而产生一些高频带噪声，在多数字电路并联中，这些噪声容易影响到其他电路中。那么此时在增加退耦电容就可以有效过滤掉这些高频噪声，让其直接对地回流。参考文献【1】 PCB电磁兼容技术-设计实践 顾海洲 马双武编 清华大学出版社【2】 电磁兼容及其应用教程 吕文红 郭银晶编 清华大学出版社【3】 电磁兼容设计基础及干扰抑制技术 钱照明编 浙江大学出版社