《电工电子技术》综合课程设计电子秒表的设计与制作.doc

摘要论文主要是介绍电子技术课程设计电子秒表的设计与制作，此次设计性课题通过自己确定课题、搜集材料、方案论证及选取、仿真、实物制作等，最终成功的完成了所要求的基本任务。最终所采取设计主要由译码显示电路、进数制模块、脉冲电路组成，设计过程中还添加了必要的开关及部分基本逻辑门电路，其中，译码显示电路采用了传统的设计74LS48芯片与共阴极七段显示器；进数制模块共有两种设计，即74LS160与74LS90，最终选取了结构及连接简单、规整的74LS90芯片；脉冲电路出于精确度及误差的考虑采用了555定时器电路的设计。经最后实物误差统计分析，设计基本满足初始条件，并较好的完成了选做内容。关键词：电子计数器；课题论证；脉冲；仿真目录摘要.11 设计任务与要求.32电子秒表系统分析.33 系统电路的分析设计.43.1 单元电路的设计.4 显示电路.4 译码电路.6 计数电路.8 脉冲电路.143.2 元件清单.154 总体方案设计及方案比较.164.1 总体方案设计.164.2 方案比较论证.185 调试及功能实现.196 电子秒表的相关思考.20结束语.21参考文献.22附录.23电子秒表的设计与制作1设计任务与要求此次课程设计的内容是电子秒表的设计与制作，这个电路要求具有脉冲产生、进制、译码显示部分。在设计的过程中，我对各个部分进行了分别的讨论：在译码显示部分共有共阴、共阳两种选择，考虑到其与7448芯片不可配套使用，最终放弃了共阳极数码管，采用七段显示共阴极数码管来做；脉冲发生部分考虑过用晶振电路来做脉冲、NE555产生脉冲两种方式；本次设计的核心部分：60、100进数制电路共有两种设计，即采用74LS160与74LS90芯片。最后本着设计从简、实现容易价格便宜的原则我们选择了一种最优的设计方案。在电路实现的过程中，我们又吸取自己不断接线失败及数码管显示错误的经验教训，连线过程中尽量避免拆线，出现问题首先进行检查分析并合理解决，提供了实验效率，同时也提高了我们发现、分析、解决问题的能力。本次设计须达到以下要求：（1）、计数精度可达1/100秒（2）、可显示时间99.99秒（3）、具有开关可启动，暂停，清零功能选作：设计可改变计时时间（最大59.99秒）的电路2电子秒表系统分析通常情况下，电子秒表一般由译码显示、计数器、振荡器及分频器等几部分组成。电路正常工作时，首先由振荡器与分频器组成标准秒信号发生器，然后由不同进制的计数器、译码显示器组成计时系统。信号送入计数器，累计结果以秒，分秒的数字显示出来，其中秒、分秒均由十进制计数器构成，选作部分电路要求显示最大为59.99，则可根据要求将秒更改为六进制、十进制计数器搭配使用。图2-1是数字秒表系统原理框图，图2-1 电子秒表系统框图3 系统电路的分析设计 单元电路的设计 显示电路本次采用的显示电路由共阴极七段显示数码管构成。发光二极管（LED）由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，例如我们的数字模拟技术试验对其的应用，也可以组装成分段式或者点阵式LED显示器件（半导体显示器）。下面重点介绍分段式显示器。分段式显示器（LED数码管）由7条线段围成8型，每一段包含一个发光二极管，外加正向电压时二极管导通，发出清晰的光，而且有红、黄、蓝等不同颜色的设计。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。图3-1是共阴式LED数码管的原理图，以及其表示符号。使用时公共阴极接地，七个阳极ag由相应的BCD七段译码器来驱动。 图3-1共阴式LED数码管原理图以及其表示符号 本次的设计共有两种选择，即共阳极、共阴极。共阳极就是把所有LED的阳极连接到共同接点com上，而每个LED的阴极则分别为a、b、c、d、e、f、g及dp（小数点）；共阴极则是把所有的LED的阴极连接到共同接点com，而每个LED的阳极分别为a、b、c、d、e、f、g及dp，如下如所示。图3-2是共阴共阳数码管内部结构，其中的8个LED分别与上面的Adp各段相对应，通过控制各个LED的亮灭来显示数字。 图3-2 共阳、共阴数码管内部图3-3 数码管外观图 图3-3是数码管外观图，那么，实际的数码管的引脚是怎样排列的呢？对于单个数码管来说，从它的正面看进去，左下角那个脚为1脚，以逆时针方向依次为110脚，左上角那个脚便是10脚。实际应用中，如果我们用BCD七段译码器（由7448芯片构成）来驱动共阴LED数码管，则输出应为高电平有效，即输出为高（1）时，相应显示段发光。例如，当我们输入8421码DCBA=0100时，应显示4，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为FaFg=0110011，这一组代码，常被称之为段码。同样的，根据组成09这10个字形的要求可以列出8421BCD七段译码器的真值表，具体内容见下译码电路部分。此外，在实际的应用中，还应注意数码管的使用条件：1、 数码管3、8脚连通，任一脚接地即可；2、 数码管表面不要用手触摸，更不能弄引脚； 译码电路数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应 的数字显示代码，并在数码管上显示。本次设计采用74LS48芯片进行译码。74LS48芯片是一种常用的七段数码管显示器，而且较常用在各种数字电路和单片机系统的显示系统中，下面首先介绍一下这个元件的使用技术及其他资料。图3-4 74LS48引脚图图3-4所示为七段显示译码器7448的引脚图，输入A3、A2、A1、A0接收四位二进制码，输出ag为高电平有效，可直接驱动共阴极显示器。7448除了有实现7段显示译码器基本功能的输入（DCBA）和输出（YaYg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）（2）消隐功能（BI=0）（3）灯测试功能（LT = 0）（4）动态灭零功能（LT=1，RBI=1）从功能表可以看出，对输入代码0000.，译码条件是：灯测试输入和动态灭零输入同时等于1，而对于其他输入代码则仅要求=1，这时候，译码器各段ag输出的电平是由输入代码决定的，并且满足显示字形的要求。BCD七段译码器就是根据上述原理组成的，只是为了使用方便，增加了一些辅助控制电路。在实际应用中，这类集成译码器产品很多，类型各异，他们的输出结构也各不相同，因而使用时要予以注意。本小组在选择上首选了由7448构成的译码电路，并与共阴极数码管配套使用。图3-5是其真值及功能表，图3-5 BCD七段译码器功能表 计数电路本次设计实验的计数电路共有两种设计。设计一：74LS90芯片系列电路。74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下：图3-6 74LS90引脚图图3-7 74LS90功能表下面举例介绍其工作原理。以从000到111为例。先接成加法计数状态，从上图的74LS90功能表可知，在输出为1000时（即Q4为高电平时）把Q4输出接到R01和R02脚上（即异步置0），这个时候当计数器技术到1000时则立刻置0，重新从0开始计，1000的状态为瞬时状态。在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。下面介绍一下74LS90芯片的工作方式：（1）五分频：即由FD、FC、和FB组成的异步五进制计数器工作方式。（2）十分频（8421码）：将QA与CK2联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将QB端接R1，QC端接R2。其计数顺序为000101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。本次设计中即采用这种反馈清零方式实现选做内容的60进制设计。图3-8 译码显示电路 图3-8是电路仿真阶段的元件连接线路图，显示为计数电路74LS90芯片与译码显示器的连接。此种设计连接线路较为直观，原理及设计思路清晰。设计二：74LS160芯片系列电路74LS160是十进制同步计数器（异步清除），共有 54/74160 和 54/74LS160 两种线路结构型。十进制计数器74LS160的工作方式如下：当置数端为低电平，清零端为高电平时，电路工作在预置数状态；当置数端及清零端都为高电平而ER=0，ET=1时，电路工作在保持状态；当置数端及清零端为高电平而且EP=ET=0时，电路工作在计数状态。当清除端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上升沿作用下，输出端 Q0Q3 与数据输入端 P0P3 一致。对于54/74160，当 CP 由低至高跳变或跳变前，如果计数控制端 CEP、CET为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此种限制。160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。 当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。对于 54/74160，只有当CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而 54/74LS160的 CEP、CET 跳变与 CP 无关。 160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为 Q0 的高电平部分。在不外加门电路的情况下，可级联成 N 位同步计数器。对于 54/74LS160，在 CP 出现前，即使 CEP、CET、/MR 发生变化，电路的功能也不受影响。图3-9 74LS160引脚图引出端符号：TC进位输出端CEP计数控制端Q0Q3输出端CET计数控制端图3-10 74LS160功能表所以基于以上工作原理，下图3-11和3-12是在实验初步阶段由74LS160构成的二十四（图）、六十进制（图）计数器电路仿真图，图3-11 24进制计数器图3-12 60进制计数器 脉冲电路555多谐振荡器的电路设计基本原理。多谐振荡器是一种自激振荡器，在接通电源后，不需要电源后，不需要外加触发信号（即没有输入信号），便能自动产生矩形脉冲，由于矩形脉冲中含有丰富的高次谐波分量，所以称之为多谐振荡器。先将555定时器构成施密特触发器，再将施密特触发器的输出端经RC积分电路接回到它的输入端，即可构成多谐振荡器，且其电容C的电压Vc将在VT+与VT-之间反复振荡。充电时间：T1=（R1+R2）C*ln（Vcc- VT-/Vcc- VT+）=（R1+R2）C*ln2放电时间：T2=R2C*ln(Vcc- VT+/Vcc- VT-)=R2C*ln2振荡周期：T= T1+T2=(R1+2*R2)C*ln2振荡频率：f=1/T占空系数：D=T1/T=(R1+R2)/(R1+2R2)>50%以上即是用555定时器产生脉冲的基本原理及计算公式，利用555定时器构成的多谐振荡器产生秒脉冲发生器，由于555定时器的比较器灵敏度高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较简单。利用555定时器构成的多谐振荡，在电路中本小组选择数据如下：C0.1uF，R1=R2。利用公式：f=1/(R1+2R2)Cln2根据设计要求，需要精确到0.01s，故f100Hz，带入上式得：R1R2K。在protues环境下的原理图中，取R1R2K，并且在R1支路串联一个1K的电位器，来调节脉冲信号的精度。此信号从555定时器的3引脚OUT端输出，送到计数器74LS90的脉冲输入端CP，作为计时脉冲。如图3-13为本次试验的脉冲电路。图3-13 秒脉冲发生电路3.2 元件清单本次设计实验共应用了以下元器件，其中包括各元器件的规格及数量。共阴极七段显示数码管DCD_HEX4个译码器74LS484个计时器74LS904个导线若干双掷开关SW-BPQT2个与门74LS082个或门74LS322个自制电源+5V555定时器1个电阻 2个电容 10uf极性电容1个1个其中部分元件引脚图或符号之前没有列出的，将在下面介绍：与门（74LS08）74LS08器件包含4路独立的2输入与门。其逻辑表达式：Y=A*B 。图3-14为74LS08的内部结构及引脚。 图3-14 74LS08引脚图或门（74LS32）74LS32是四2输入或门，常用在各种数字电路中。其逻辑表达式为：Y=A+B 。图3-15为74LS32的内部结构引脚。 图3-15 74LS32引脚图4 总体方案设计及方案比较4.1 总体方案设计方案一：74LS160系列图4-1是用采用EWB软件仿真的简易秒表设计的总体电路图，主体部分采用4片74LS160芯片构成进位计数器，据其引脚功能连线并设置相应使能和触发端；其中两个与非门是通过反馈输出进行6进制的控制，两个与门实现高位两片74LS160的使能控制，达到秒表计数的功能。单击开关停止计数，在软件上通过启动开关可实现清零。图4-1 方案一总体电路图方案二：74LS90系列图4-2是用采用Proteus软件仿真的简易秒表设计的总体电路图，主体部分采用4片74LS90芯片构成进位计数器，据其引脚功能连线并设置相应置数端。 其中清零功能是通过74LS08与门与脉冲连接并将输出接至74LS90芯片14脚来实现，启动、暂停则是通过利用74LS90芯片简易的清零端与开关的恰当应用来实现。选作内容与该电路图稍有不同，不同之处在于电路左侧置数信号发生了变化，采用反馈清零法实现60进制的转换，同时对启动、暂停也做了相应的调整，增加了或门（74LS32）以达目的。图4-2 方案二总体电路图方案比较论证本次设计共产生了两种方案，具体电路结构见上仿真截图。本小组经过讨论决定采取方案二的设计，方案二较之于方案一，结构简单，更为规整，且元器件相对较少，此外74LS90芯片较之于74LS160芯片，更为简单，也更为稳定，保证了实验的顺利进行，避免不稳定因素带来的影响，且74LS90芯片在市场上更为流行，更经济。所以我们主要采用74LS90芯片和555计时器，根据进制转换，很好的实现了六进制、十进制的功能，经过参考各相关书籍及网上的一些资料，我们做好了总体电路图，经过仿真，已达到预期的结果。图4-3为方案二选做内容总体电路图：图4-3 方案二选作内容总体电路5 调试及功能实现以下将对调试中出现的问题进行分析、并说明解决的的措施；测试、记录、整理与结果分析。对于方案一的调试以及相关解释：a由于74160的清零端低电平有效，那么当从右的第1片和第3片实现十进制就只用将清零端接高电平，让其不起作用。b在电路调试时，最左边的一片不好实现其计数功能，原因在于使能端没有设置好，最后将第1、2片的进位通过与门接到其ENP端口，将第3片的进位接到它的ENT端，实现触发与计数。c. 电路中置数是通过清零端实现的，置数端没有用，接高电平让其无效即可。 d. 此种方案接线仿真简单，清晰明了；但电路存在不稳定的可能，不好将其用于实际的实现。对于方案二的调试以及相关解释：在我们整个设计过程中，我们小组完成了秒信号发生器的设计，再用公式求出555中的电阻参数，实现了精确到0.01秒。在此基础上我们完成了74LS90的六进制电路搭建及实现有效进位，完成了选做内容。6 电子秒表的相关思考随着电子技术的发展，电子技术在各个领域的运用越来越广泛，所以对于我们自动化专业本科生来说，能熟练的掌握专业所学基础知识，并做到融会贯通显得尤为重要。本次课程设计课题为：电子秒表的设计与制作。经过初步的了解我们小组得知：秒表的设计是由555芯片提供，秒表时间也由相关的电阻电容的大小决定，目前在电子秒表设计上，时间更加精确，功能也更为完善，比如，实现倒计时等。随着集成技术的发展，尤其是中、大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛的渗透到我们国民经济的各个部门，并将产生越来越深刻的影响。随着现代社会的电子科技的迅捷发展，要求我们要理论联系实际，数字电路课程设计的进行使我们有了这个非常好的机会，通过这次综合性训练，我们的动手能力、实际操作能力、综合知识应用能力、分析解决问题能力等均得到了很好的提升。本次设计是基于数字电路和模拟电路的电子秒表的设计思维及实现方法。本设计中，我们充分利用了数字电路的计数、译码、显示的优良特性，使整个设计达到了比较满意的效果，本设计主要有脉冲产生电路、电源电路、分频电路、计数与译码电路、开关等组成。所设计的秒表达到了设计要求的各项指标，并且在这个基础上完成了选做课题。 结束语经过这次的数字电子秒表课程设计后，我从中学到了很多东西。在我们学了电路、模拟电子技术基础及数字电子技术基础之后，我们对专业课程基础知识已经有了最基本的掌握和接触。在经过独立设计、集体探讨等环节后，我们成功的完成了本次设计。对于我个人而言，我熟练的掌握了设计数字电子电路的一般发法，还进一步熟悉了数字电子器件的使用。开始拿到课题难免会感到陌生，不过经过自己亲手实践后才发现，只有经过实践运用得来的知识，才是真正属于自己的东西。这其中还尤为深刻的就是要养成科学严谨的实验习惯，这样做起来才会更有条理性。要把所学的知识灵活运用，必须要翻阅大量的资料并且要多多请教同学和老师，有很多的知识是平时不会注意的，但到了实际操作时就会因为那么一点小欠缺而不能完成。我们需要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。要有耐心和毅力。理论只有与实践结合才能把所学知识灵活运用，本次课程设计我收获很大，既把课本上的理论知识给巩固了，也在实际操作中把所学知识与实际的电路很好的联系起来，并且从客观上理解所学知识。这次设计中不但对以前的只是进行了巩固，而且还学会了更多的新知识，比如仿真软件EWB软件、protues软件，提高了思维、强化了动手能力，能够更好的适应独立自主完成任务的挑战，为以后的就业打下了基础。本论文基本是按照我们的实际工作而作的，也记录了我们在这期间进行探索的每一步。我们从开始的稚嫩到现在的自信，这都是经过本次课设之后带给我们的最大的改变。这很大程度上提高了我们对专业的兴趣和掌握能力，也为以后的专业学习夯实了基础。参考文献1 吴友宇，模拟电子技术基础，北京：清华大学出版社，20092 伍时和，数字电子技术基础，北京：清华大学出版社，20093 阎石，数字电子技术基础第四版M，北京：高等教育出版社，20084 Charles K.Alexander & Matthew N.O.Sadiku，电路基础，北京：清华大学出版社，2006附录 本科生课程设计成绩评定表姓 名性 别专业、班级课程设计题目：课程设计答辩或质疑记录：成绩评定依据：设计方案和内容（30分）制作与调试（30分）说明书内容和规范程度（20分）答 辩（10分）考 勤（10分）总 分（100分）最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 年 月 日