数字电子技术阶段检测题-5-wwwbhueducnggqp.docx

渤 海海 大大 学学 物物 理理 系系数字电子子技术阶阶段检测测题5姓 名名学 号题 号 一 二 三三总 分得 分一、单项项选择题题（本大大题共220小题题，每小小题2分分，共440分） 在各各小题的的四个备备选答案案中选择择出一个个正确的的答案，并并将正确确答案前前的字母母填在题题 干后后的括号号内。1、时序序逻辑电电路在结结构上 （ ） A、必必须有组组合逻辑辑电路 B、必必须有存存储电路路 C、必必须同时时有存储储电路和和组合逻逻辑电路路 D、以以上均正正确2、下列列四种关关于时序序逻辑电电路的说说法中，不不正确的的是 （ ） A、同同步时序序逻辑电电路中所所有触发发器的触触发输入入端均接接同一个个时钟脉脉冲源。 B、异异步时序序逻辑电电路中各各触发器器状态的的变化并并不同时时发生。 C、MMeally型时时序逻辑辑电路的的输出不不仅是当当前输入入的函数数，同时时也是当当前状态态的函数数。 D、MMoorre型时时序逻辑辑电路中中不存在在独立设设置的输输入函数数。3、同步步时序逻逻辑电路路和异步步时序逻逻辑电路路的区别别在于异异步时序序逻辑电电路 （ ）A、没有有触发器器 B、没没有统一一的时钟钟脉冲控控制 C、没没有稳定定状态 D、输输出只与与内部状状态有关关4、图示示各逻辑辑电路中中，为一一位二进进制计数数器的是是 （ ）5、从00开始计计数的NN进制增增量计数数器，最最后一个个计数状状态为 （ ） A、NN B、NN1 CC、N + 11 D、22 N 6、由nn个触发发器构成成的计数数器，最最多计数数个数为为 （ ） A、nn个 B、nn 2 个 C、22 n个个 D、22 n个7、若构构成一个个十二进进制计数数器，所所用触发发器至少少为 （ ） A、112个 B、33个 C、44个 D、66个8、3位位移位寄寄存器组组成的环环形计数数器，其其进制数数为 （ ） A、66进制 B、88进制 C、44进制 DD、3进进制 9、3位位移位寄寄存器组组成的扭扭环形计计数器，其其进制数数为 （ ） A、33进制 BB、6进进制 CC、8进进制 D、22进制 10、44位环形形计数器器中，无无效状态态的个数数为 （ ） A、44个 B、112个 C、88个 DD、0个个11、nn位触发发器构成成的扭环环形计数数器，其其无关状状态的个个数为 （ ） A、22 n n BB、2 n 22n C、22n DD、2 n 1112、四四个触发发器构成成的84421BBCD码码计数器器，其无无关状态态的个数数为 （ ） A、66个 B、88个 C、110个 D、不不定13、下下列计数数器中，每每次状态态转换时时只有一一位触发发器的状状态发生生变化的的是 （ ） A、二二进制计计数器 BB、十进进制计数数器C、环环形计数数器 DD、扭环环形计数数器14、下下列计数数器中，不不存在无无效状态态的是 （ ） A、二二进制计计数器 BB、十进进制计数数器C、环环形计数数器 D、扭扭环形计计数器15、下下列状态态中，不不是四位位扭环形形计数器器输出状状态的是是 （ ） A、000000 BB、10000 C、000100 DD、0000116、四四位二进进制减量量计数器器的初始始状态为为10001，经经过200个CPP时钟脉脉冲作用用后的状状态为 （ ） A、111000 B、001000 C、111011 D、00101117、下下列器件件中，具具有串并行数数据转换换功能的的是 （ ） A、译译码器 B、数数据比较较器 C、移移位寄存存器 DD、计数数器18、一一个4位位串行数数据输入入4位移移位寄存存器，时时钟脉冲冲频率为为1kHHz，转转换为44位并行行数据输输出的时时间为 （ ） A、88 mss BB、4 ms C、88SD、44S 19、下下列器件件中，不不是时序序逻辑电电路的是是 （ ） A、计计数器 B、触触发器 C、寄寄存器 D、译译码器20、下下列触发发器中，能能够构成成移位寄寄存器的的是 （ ） A、电电位RSS触发器器 B、与与非门组组成的基基本RSS触发器器 C、边边沿JKK触发器器 D、或或非门组组成的基基本RSS触发器器二、填空空题（本本大题共共15小小题，每每小题11分，共共15分分）21、时时序逻辑辑电路在在任一时时刻的稳稳定输出出不仅与与当时的的输入有有关，而而且还与与 _有有关。22、时时序逻辑辑电路在在结构上上有两个个特点：其一是是包含由由触发器器等构成成的_电路；其二是是内部存存在_通通路。23、时时序逻辑辑电路的的“现态”反映的的是_时时刻电路路状态变变化的结结果，而而“次态”则反映映的是_时刻电电路状态态变化的的结果。24、时时序逻辑辑电路按按其不同同的状态态改变方方式，可可分为_时序序逻辑电电路和_时序序逻辑电电路两种种。前者者设置统统一的时时钟脉冲冲，后者者不设置置统一的的时钟脉脉冲。25、时时序逻辑辑电路的的输出不不仅是当当前输入入的函数数，同时时也是当当前状态态的函数数，这类类时序逻逻辑电路路称为_型型时序逻逻辑电路路；时序序逻辑电电路的输输出仅是是当前状状态的函函数，而而与当前前输入无关，或或者不存存在独立立设置的的输出，而而以电路路的状态态直接作作为输出出，这类类时序逻逻辑电路路称为_型时时序逻辑辑电路。26、根根据触发发器时钟钟脉冲作作用方式式的不同同，计数数器有_计数器器和_计数数器之分。前前者所有有触发器器在同一一个时钟钟脉冲作作用下同同时翻转转，后者者触发器器状态的的翻转并并不按统统一的时时钟脉冲同同时进行行。27、根根据计数数过程中中，数字字增、减减规律的的不同，计计数器可可分为_计数器器、 _计数数器和可可逆计数数器三种种类型。28、计计数器工工作时，对对_出出现的个个数进行行计数。29、构构成一个个2 nn 进进制计数数器，共共需要_个个触发器器。30、33位环形形计数器器是_进制的的计数器器；3位位扭环形形计数器器是_进制的的计数器。31、四四位二进进制减量量计数器器的初始始状态为为Q3 Q1 Q2 Q0 = 01001，经经过100个CPP时钟脉脉冲作用用后其状状态为Q33 Q1 Q2 Q0 =_。32、寄寄存器是是用以暂暂存二进进制代码码的电路路，可分分为_、基基本寄存存器和 _三种类类型。33、88位移位位寄存器器，串行行输入时时需经过过_CP脉脉冲作用用后，88位数码码才能全全部移入入寄存器中中。34、将将移位寄寄存器的的串行输输出端反反馈到串串行输入入端，就就构成_计数数器；将将移位寄寄存器的串行反反相输出出端反馈馈到串行行输入端端，就构构成_计数数器。35、左左移移位位寄存器器输入为为0时，在在一个CCP时钟钟脉冲的的作用下下，可实实现对所所存数据据的_运运算；右右移移位位寄存器器输入为为0时，在在一个CCP时钟钟脉冲的的作用下下，可实实现对所所存数据的的_运算。三、分析析设计题题（本大大题共77小题，共共45分分）36、（66分）分分析图示示的同步步时序逻逻辑电路路，列出出驱动方方程，状状态方程程，输出出方程，状状态转移移表，状状态图，说说明当XX输入不不同信号号时时序序电路的的逻辑功功能有什什么不同同。37、（66分）分分析图示示的时序序逻辑电电路，列列出驱动动方程，状状态方程程，状态态转移表表，状态态图，说说明是几几进制计计数器 。38、（66分）分分析图示示的时序序逻辑电电路，指指出其类类型，列列出驱动动方程，状状态方程程，输出出方程，状状态转移移表，状状态图，说说明其功功能，有有否自启启动功能能。39、（66分）分分析图示示的时序序逻辑电电路，指指出其类类型，列列出驱动动方程，状状态方程程，输出出方程，状状态转移移表，状状态图，说说明其功功能，有有否自启启动功能能。40、（77分）用用下降沿沿触发的的JK触触发器设设计一个个9进制制同步计计数器，要要求该计计数器按按自然态态序进行行计数。41、（77分）用用上升沿沿触发的的维持阻塞DD触发器器，设计计一个满满足如下下图所示示状态转转换关系系的同步步时序逻逻辑电路路。42、（77分）用用下降沿沿触发的的JK触触发器，设设计一个个满足如如下图所所示时序序关系的的同步时时序逻辑辑电路。- 9 -