磁阻式随机存取记忆体技术的发展7016.docx

磁阻式隨機存取記憶體技術的發展現在與未來 文/葉林秀、李佳謀、徐明豐、吳德和物理雙月刊（廿六卷四期）2004年8月634一、前言1988年年由Baiibicch等人人發現巨巨磁阻(Giaant Maggnettoreesisstannce；GMRR)1的特性性時，一開始始之研究中中發現在在室溫下下巨磁阻阻的磁電電阻變化化並不大大，且必須在在很低的的溫度下下才能夠夠有較大大的磁電電阻變化化，因而而其實用性性並不大大。而此研究中中的巨磁磁阻結構構主要是是由兩層層鐵磁性金屬屬層(feerroomaggnettic mettalss)中間間夾一層層金屬層層所構成成，在無無外加磁磁場下鐵鐵磁膜間間的磁矩矩是反鐵鐵磁性偶偶合（aantii-feerroomaggnettic couupliing）的狀態態，而當外加加一強磁磁場時所所有的磁磁矩都以以平行磁磁場方向向排列，磁磁阻的變變化便是是指在這這兩個狀狀態下的的磁電阻差差別，剛開始始GMRR的特性性被用在在磁感測測元件上上2-4，直到19997年年後才被廣泛泛應用於於磁記錄錄讀取頭頭上以提提高磁記記錄的密密度。而19995年TMRR穿隧磁磁阻(TTunnneliing Maggnettoreesisstannce；TMRR)5特性的的發現將將自旋電電子的世世界推向向另一個個嶄新的的未來，TMRR結構為為兩層磁磁性層中中間夾一一層極薄薄的絕緣緣層，同同樣在室室溫條件件下其產產生的磁磁阻變化化遠大於GMMR，且且中間絕絕緣層的的夾層一一般只需需厚度11nm1.55nm的的Al2O36。這兩種種特性的的發現成成就了夢夢幻記憶憶體MRRAM（Maggnettic Ranndomm Acccesss MMemoory；MRAAM）的產生生，該記記憶體是是一種利利用具高高敏感度度的磁電電阻材料料所製造造的記憶憶體，是是一種新新穎的非非揮發性性（Noon-VVolaatille）記記憶體，其特性性在於此此記憶體體不論是是在寫入入或讀取取的速度度7-9（約約為100ns）上上皆可媲媲美靜態態隨機存存取記憶憶體（SStattic Ranndomm Acccesss MMemoory；SRAAM）；同時在在記憶容容量(約為1GGB)方面面更可與與動態隨隨機存取取記憶體體（Dyynammic Ranndomm Acccesss MMemoory；DRAAM）相相抗衡，將將來並可可提升密密度以及及速度一一數量級級以上。因此，被公認為是極具發展潛力，有機會取代DRAM，SRAM等所有半導體記憶體的新一代記憶體，而備受市場注目。此外，由於MRAM可以與現有的CMOS製程整合，ITRS（International Technology Roadmap for Semiconductors）已將其列為最新的下一代記憶體，短期內主要的應用在於取代攜帶式產品，如手機、PDA及數位相機內的Flash，2010年後則以取代高性能的DRAM為主要目標。二、MRAAM的全球發展展現況MRAM主主要是利利用電子子的自旋旋特性，透透過磁性性結構中中自由層層的磁化化方向不不同所產產生之磁磁阻變化化來記錄錄訊號的的”0”與”1”，其其運作的的基本原原理與在在硬碟上上存儲數數據一樣樣，所儲儲存的資資料具有有永久性性，直到到被外界界的磁場場影響之之後，才才會改變變這個磁磁性數據據。其耗耗能低及及反應速速度快的的特性，和和SRAAM相同同，而其其積集度度高，和和DRAAM相同同。換句句話說，MRAM具備了SRAM和DRAM共同的優點，所以一般預測，MRAM在市場上取代這兩種記憶體的機會是指日可待的。事實上MRRAM的的基本概概念早於於19772年已被提提出，不過直直到19992年年才由HHoneeyweell製製作成原原形展示示。早先期MRRAM的的位元是是利用異異向性磁磁阻的特特性(AAMR)製作出出三層結結構peermaallooy(NNi811Fe19)/tanntallum nittridde/ppermmallloy10-13，並定定義未加加磁場前前與加磁磁場後的的阻值差差異為磁磁阻比值值MR%(maagneetorresiistaancee raatioo)。讀取的的方式主主要是依依靠磁阻阻不同所所造成的的電位變變化來判判別”0”與”1”的訊訊號，電電位的變變化率可可達200%-330%，對對感測訊訊號而言言這樣的的變化率率算小14，且降降低位元元尺寸時時會因為位位元的邊邊際效應應(edgge ccurllingg efffecct)造成訊訊號更小小，此邊邊際效應應指的是是位元邊邊界所產產生的渦渦流磁區區現象，會會造成即即使提供供外加磁磁場依然然無法使使得磁區區達到翻翻轉並使使得輸出出雜訊提提高，若若位元末末端改為為尖細結結構將可可降低此此邊際效效應115。以AMRR為結構構製作的的MRAAM元件件其實用用性受到到相當的的限制，直到發發現了巨巨磁阻(GMRR)以及穿穿隧式磁磁阻(TTMR)，MRAAM的開開發才又又有了新新的進展展並且越越來越蓬蓬勃。目前世界各各國對於於MRAAM的研研發都投投以國家家級的力力量支持持，以美美國為首首的廠商商（如IIBM, Mootorrolaa, HHewllettt Paackaard, NVVE, Cyppresss, Honneywwelll等）及日日本產商商(如NECC, SSonyy, SSharrp, Tosshibba等)現在正正急速展展開以MMRAMM為主的的下一世世代記憶憶體的研研究。另另外，韓國國電子大大廠Saamsuung也也積極的的加入MMRAMM研發的的行列。圖一所示為MRAM的世界發展技術路程圖。其中NEC在2001年12月於美國舉行的半導體製造技術國際研討會“2001 International Electron Devices Meeting（2001 IEDM）”上發表了以0.1m製程設計的TMR元件的研究成果。NEC對試製品所做的一連串試驗包括：使脈衝電流經過位線（bit-line），通過位線形成的磁場來寫入存儲單元中的數據，並讀出數據。試驗結果證明即使是微小的儲存單元也可以在一個脈衝週期的50s內完成讀出和寫入動作。此次試製的TMR元件的短邊長度僅為0.1m，如果換算成單一儲存元件之容量的話，相當於1Gbit以上。在其它的試驗中，NEC還確認可透過減小TMR結構使用的自由層（上端的磁性層）膜厚以及減小TMR結構的長寬比來減小開關磁場。如果做成自由層膜厚為3nm、TMR結構長寬比為1.4的儲存單元的話，儲存單元的寫入電流值大約可降低到3mA。GMR test chip0.5m製程技術<100ns access timeMR>5%Densit 2kbits/in2DARPAProgram start1999-200019961997-1998Falcon test chip0.5m製程技術35ns access timeMR>30%>Density 256kbits/in2DARPA EndsFalcon shrink test chipSmaller features20ns access timeMR>40%>Density 4Mbits/in22001-20022003Motorola0.2m 製程技術>Density 4Mbits/in22004Hewlett-Packard 256-MbitIBM and Infineon 256-Mbit (or512-Mbit)圖一、為MMRAMM的技術術路程圖圖Sony於於20002年在荷蘭阿阿姆斯特特丹舉辦辦的磁記記錄國際際會議“IInteermaag20002”上，發表了採用0.35m規格的CMOS技術製造的MRAM儲存陣列。該公司試製的儲存陣列的最大容量為8KB，採用1TMR元件（或者MTJ）和1個電晶體構成的儲存單元結構。在本次發表中，Sony表示由於在TMR元件的自由層中採用了CoFeB的非結晶膜，因此減少了儲存單元之間的存儲、讀取特性的失真。而此前發表的MRAM通常採用CoFe及CoFe/NiFe等作為自由層材料。讀取特性方面，Sony表示使用CoFeB材料可以使相當於“0”和“1”的輸出級別更加明確地分為2個部分。由於在自由層中採用了CoFeB，使得MR比值大幅度增大。比如，薄膜的結構為（Co75Fe25）80B20/AlOx/CoFe/Ru/CoFe/PtMn，大小為0.6m×1.2m的TMR元件的MR比在偏壓為100mV時約為55，在偏壓為300mV時約為40%以上。另一方面，關於儲存特性，對相鄰4個單元的星型線進行測試後發現，採用CoFeB作為自由層，膜厚為2nm4nm時，可以降低交換層磁場的失真。而Motoorolla的半半導體事事業部(SPSS)和實實驗室則則於20002年科科技與電電路超大大型積體體電路座座談會20002 VVLSII (VVeryy Laargee Sccalee Innteggrattionn) SSympposiia oon TTechhnollogyy annd CCirccuitts中，聯聯合發表表第一款款百萬位位元(1Mbiit) MRAAM通用用記憶體體晶片，利用0.6m製程做出讀寫時間50 ns且1Mbits/in2的MRAM測試晶片，2003年12月於美國召開的2003 IEEE International Electron Devices Meeting國際半導體製造技術會議上，與Digital DNA實驗室率先發表採單一電晶體和磁隧道接點(Magnetic Tunneling Junction)結構、存取速度及效能大增的MRAM，採取0.18m CMOS製程，並已推出全球第一顆4Mbit的MRAM，計劃自2004年開始廣泛地提供樣本並且量產，此舉奠定了產業的一個里程碑，也再次鞏固了Motorola的領導地位。Toshiiba與與NECC於20002年開開始聯合合開發MMRAMM產品。在在20003年舉舉行的“電子信信息通信信學會集集成電路路研究會會”上，雙雙方公開開了1MMbitt和1Kbbit兩兩種MRRAM的的試製產產品。這這是繼220022年6月Mottoroola之之後，第第二家公公佈1MMbitt MRRAM的的試製品品。此次次試製的的1MbbitMMRAMM的規格格如下：TMRR單元部部分使用用0.66m製製程技術術、其它它部分為為0.225mm，MRAAM面積積為6.4mmm×5mmm，單一一儲存位位元面積積為6.55m2，電源源電壓為為+2.5V，TMRR單元的的電阻為為30kk，MR比為為22%。此次次的成果果在技術術上有兩兩大關鍵鍵之處。第第一，通通過更精精密的製製程加工工技術製製作出MMRAMM元件並並成功確確認了11Mbiit MMRAMM的正常常動作。TMR單元的形狀採用可控制設計，避免了TMR單元的短路。此前的TMR單元的加工過程中，飛濺出來的物質容易導致TMR單元的短路，造成隧道隔層（Tunnel Barrier）的損壞。同時，1Mbit的試製MRAM中還使用了減少切換磁場損耗的技術。通過改善構成TMR單元的磁性薄膜製造技術，自由層的磁化更容易沿易磁化的軸向進行。第二個關鍵之處是導入了覆蓋有磁性體的寫入用的word線和bit線的磁束集中結構，也就是將寫入用word線和bit線分別以磁性體包住，使得即使在微小的寫入電流值下也能有效地提供寫入用的磁場，其構造如圖二所示，與原來未使用磁束集中結構時相比，可將寫入時的工作電流降至1/3以下。Toshiba與NEC並預計2005年投資超過100億日幣發展MRAM量產技術，最初將量產容量定在256Mbits/in2，以取代DRAM之主流市場。2004年年美國NNVE公公司和日日本ANNELVVA公司司於美國國加州阿阿那罕姆姆市(Annaheeim)召開的的磁記錄錄國際會會議“99th Joiint MMMM-innterrmagg Coonfeerennce”中分別發表了開發成功室溫下磁阻率(MR比）高達70%的TMR元件，大幅提高MRAM讀寫的可靠性，此前的磁阻率大約為50%。在磁化固定層和自由層上全都採用Co-Fe-B。通過採用Co-Fe-B，提高了夾在磁化固定層和自由層之間的絕緣膜(氧化鋁)的親和性。在NVE之後發表產品的ANELVA，在此次會議召開前原本發佈的技術聲明中表示：“室溫下MR比已高於60%”。但因NVE發佈的技術中聲稱已達到70%，或許是受到了NVE的刺激，ANELVE在發佈會上表示“我們對技術概要的標題做了些調整，已改為：室溫下已達到70%”，造成會場一片沸騰。其實，此前該公司已在2003年12月的半導體設備展“SEMICON Japan 2003”上已宣佈達到70。不過，當時沒有公佈自由層的材料。目前全球對對於MRRAM的的研發投投入都以以國家級級的力量量支持，美國以國防部的DARPA（Defense Advanced Research Projects Agency）計畫支持，目前包括IBM、Infineon及Motorola是進度最快的公司，且宣稱2004年將推出256Mbits/in2或512Mbits/in2級的產品。韓國也是以國家型的Tera-level nanodevices計畫支持，Samsung是當中動作最積極的公司，預計20052006年之間可推出產品。日本也有國家型計畫支持，計畫成員公司包括Sony、Toshiba及NEC等，且宣稱2004年可以推出MRAM的成品。因此總結看來，MRAM若更能進一步達到低成本與高密度的目標，取代Flash與DRAM既有的市場，將輕而易舉。而台灣目前前亦有國國家型的的計劃積積極投入入MRAAM的研研究領域域中。除了經濟濟部技術術處所支支持的學學界科專專計畫，由由雲林科科技大學學、中正正大學、及及彰化師師範大學學共同成成立台台灣自旋旋科技研研究中心心，並並進行高密度度磁阻式式隨機存存取記憶憶體之核核心技術術研發計計畫外外，工研院院電子所所亦規劃劃磁性性記憶體體關鍵技技術發展展五年計計畫。台灣自自旋科技技研究中中心的的主要目目標是發發展奈米米位元(30-50nnm)MMRAMM的蝕刻刻及讀寫寫的技術術，我們們主要的的技術路路程圖如如圖三所示。而而電子所所主要研發發內容包包括多層層膜的成成長、磁磁性材料料蝕刻技技術及製製作流程程的開發發、以及及如何導導入CMMOS製製程及規規劃完整整積體電電路。兩兩計畫的的最終目目標是在在台灣建建立起磁磁性記憶憶體的自自我研發發能力。另外，工工研院電子子所更於於20004年宣宣佈，結結合台積積電的前前段製程程技術與與電子所所的後段段製程，成成功開發發出1KKB MMRAMM雛型的的完整製製程與電電路功能能驗證，後後續將進進行MRRAM記記憶體與與系統晶晶片整合合技術的的開發。台灣學界及法人在MRAM元件上的開發上不遺餘力，但業界的努力稍嫌不足，若將來欲成為國際性自旋電子學與MRAM的研究重鎮，產官學方面的合作還有待加強。圖二、為NNEC/東芝在在1Kbbit MRAAM中導導入了磁磁束集中中結構圖三、為本本中心高高密度磁磁阻式隨隨機存取取記憶體體之核心心技術研研發技術術路程圖圖三、MRAAM的讀讀寫原理理目前各國在在MRAAM相關關的研究究上，就就記憶元元來說，有有採用GGMR與與TMRR；雖然然就原理理來說，兩兩者其實實差不多多，但使使用TMMR的MRAAM更能能實現高高速化，在在實用性性方面來來說這是是非常有有利的，因因此TMMR型MRAAM是將將來發展展的趨勢勢。以下下就簡單單的說明明MRAAM的讀讀寫機制制。MRAM的的寫入機機制是利利用上下下兩層XXY軸向向的導電電金屬層層，中間間夾著穿穿隧式磁磁電阻(TMRR)或是是巨磁電電阻(GGMR)的記憶憶元(ccelll)。最最上面的的導電金金屬層稱稱為位元元線(BBit Linne)，最最下面的的金屬層層稱為字字元線(Worrd LLinee)，基基本構造造圖如圖圖四所示：當位元元線通過過一脈衝衝波時，此此時自由由層(ffreee laayerr)的磁磁化方向向因為受受到位元元線上的的電流所所感應的的磁場影影響而偏偏移一方方向。若若此時也也在字元元線上加加一脈衝衝電流，使使得所感感應的磁磁場完全全改變自自由層的的磁化方方向，如如此一來來，兩鐵鐵磁性層層的磁化化方向為為順向排排列(因磁電電阻低，可可令其為為0)或反反向排列列(因磁電電阻較高高，可令令其為11)。圖四、磁阻式隨機記憶體(MRAM)的結構圖，在記憶元的上下各有一層導線，用來控制單一記憶元的翻轉。若將上下兩兩層導線線均通以以電流，則則可視為為記憶單單元(ccelll)置於於相互垂垂直的磁磁場中(HX , HY)。假設設記憶單單元中自自由層部部分的磁磁化方向向為X，則當當HY為零時時，自由由層中的的矯頑場場Hc(coeerciivitty)為為最大。但但隨著HHY的增加加，自由由層中的的矯頑場場會慢慢慢的被抵抵銷掉，最最後磁化化方向會會翻轉過過去，這這便是MMRAMM寫入的的機制。若若要在其其中一個個記憶元元(ceell)寫入資資料，例例如第 I 行第 JJ 列，則則將電流流通過第第 I 行的字字元線，但但此時電電流如果果加太大大，則會會使字元元線上的的自由層層通通翻翻轉，所所以外加加的電流流只比臨臨界值(Thrreshholdd Vaaluee)要低低一點，此此時再加加上一小小電流到到第 JJ 列的的位元線線就會使使的此記記憶元的的自由層層磁化方方向翻轉轉。一般般寫入機機制是以以He-Hh(易軸-難軸)平面星星狀圖（Asteroid）為依據，如圖五所示為星狀圖，當X或Y 軸其中一軸的電流加到一臨界值時，另一軸只要加一小電流值就可使自由層磁化方向翻轉。而其讀取機機制如圖圖六所示，當當一電流流通過單單位記憶憶元時，根根據磁阻阻的狀態態不同則則所產生生的Voutt亦不同同。如圖圖七所示，當當兩鐵磁磁性層的的磁化方方向為順順向排列列時，因因磁阻低低故Voutt較低；而兩鐵鐵磁性層層的磁化化方向為為反向排排列時，磁磁阻較高高所以VVoutt較高。根根據Voutt的高低低狀態的的不同便便能判斷斷單位記記憶元所所儲存的的資料為為”1”或”0”。四、MRAAM核心心技術的的發展現現況MRAM的的核心技技術主要要包括(1)高高MR比值值的磁性性材料結結構(22)降低低位元尺尺寸(33)讀寫寫的架構構及方法法，詳細細如下所所述：(一)磁性性材料層層的結構構目前大多往往TMRR材料發發展，TTMR多多層膜之之一大特特點是在在於兩層層鐵磁層層中有一一層絕綠綠薄膜，厚厚度在幾幾個奈米米以下，其其主要結結構如圖圖八所示。理理論上許許多不同同的絕緣緣物質都都可使用用，不過過報導中中，最多多的是氧氧化圖五、星狀狀圖（Astterooid）：在星狀狀圖所圍圍的區域域外，為為磁化翻翻轉區。而而在星狀狀圖的區區域內，為為磁化非非翻轉區區。鋁(Al22O3)其次如如MgOO或其他他氧化絕絕緣物質質也偶有有使用。目目前國際際間報導導之TMMR薄膜膜以金屬屬鐵磁層層/絕緣層層/金屬鐵鐵磁層為為主要結結構，其其中金屬屬鐵磁層層部分可可由Fee,Coo,Nii等作適適當之調調配而成成。而絶絶緣層部部分大多多使用氧氧化鋁，雖雖然文獻獻中之磁磁阻質己己達到440%70%，但仍仍有一些些問題，其其中最嚴嚴重的有有2項；一一是電流流的非線線性效應應也就是是MR值與與偏壓的的大小有有關，雖雖然理想想的MRR比率可可達770%但但改變電電壓可能能減小MMR值。另另外一個個更嚴重重的問題題則是TTMR薄薄膜的電電阻太大大(11K)，因此此電流很很小，為為了要減減少電阻阻值，最最直接的的辦法則則是將絶絶緣層做做薄。然然而目前前發現當當絕緣層層降至7Å時時,有嚴重重的短路路現象發發生，因因此電阻阻降低則則受到限限制，造造成TMMR材料料的最大大困難。VoutHH“0” state“1” state圖七、單位記憶元讀取輸出電壓（Vout）示意圖CellBarrier layerCurrent SourceVout圖六、讀取機制示意圖(二)降低低位元尺尺寸縮小每單一一記憶元元橫向尺尺度及記記憶元間間距是提提高容量量密度的的唯一方方式，此此部份目目前多利利用電子子束微影影術、反反覆對準準製作、及及使用電電漿耦合合乾式離離子蝕刻刻之回蝕蝕刻技術術，來達達到製作作奈米尺尺度之記記憶元陣陣列。結結構設計計部分，將將包括橫橫向形狀狀及多層層膜層狀狀結構的的考量，以以達到低低電流讀讀寫及記記憶元穩穩定的要要求。而而在製程程的部分分：技術術的突破破在使用用電子束束微影技技術並配配合電漿漿耦合乾乾式離子子蝕刻之之回蝕刻刻技術，製製作奈米米尺度之之記憶元元及讀寫寫連接導導線，與與製程上上相關的的核心技技術開發發等。圖圖九顯示的的是由由台灣灣自旋科科技研究究中心彰彰師大團團隊所製製作的電電子顯微微鏡影像像圖，顯顯示的是是30nnm直徑徑之舉離離製程的的點陣列列。若以以此為儲儲存密度度換算的的話，其其儲存密密度可以以高達1180 Gbiits/in22。圖八、TMR結構示意圖圖九、電子顯微鏡微影圖，顯示的是電子束微影術配合舉離製程所完成之點陣列，可以看出點大小為30nm，因此點直徑為奈米。事實上以此為儲存密度換算的話，其儲存密度可以高達180 Gbits/in2。(三)讀寫寫的架構及方方法目前MRAAM的讀讀寫機制制有二種種，一為為1T1MMTJ（onee Trranssisttor onee MTTJ）架架構116-223，即即一個記記憶元就就連接一一個電晶晶體（MMOSFFET），其其工作原原理與DDRAMM相似；另一為為XPCC（Crooss-Poiint Celll）16617244架構構，與前前者差別別在於並並非每個個MTJJ都接電電晶體。在在讀寫比比較上，XPC讀取較1T1MTJ困難，但XPC所佔面積比較小；隨著MRAM往高密度發展，XPC將是合適的解決方式。圖十所示為為1T1MMTJ架構構的MRRAM讀讀寫機制制，主要要使用三三條控制制線來完完成，分分別為位位元線（Bit line，BL）、寫入字元線（Write Word line，WWL）及讀取字元線（Read Word line，RWL）。寫入模式下，如圖十（b）所示，位元線與寫入字元線設為”高準位”，而讀取字元線設為”低準位”，此時MOSFET為截止狀態；此時通過位元線的電流會產生易軸磁場（Heasy），而流經寫入字元線的電流產生難軸磁場（Hhard），進而利用這兩個磁場來改變MTJ的狀態。對MTJ寫入”1”或”0”的動作是由位元線的電流方向決定，假設位元線電流方向向右是對MTJ寫入”1”的狀態，那麼電流方向向左便是對MTJ寫入”0”的狀態。而寫入字元線在對MTJ寫入”1”或”0”時其電流方向可變也可不變，但通常是固定在同一方向。而在讀取模式時，如圖十（a）所示，首先讀取字元線設為”高準位”，而寫入字元線設為”低準位”，此時MOSFET為導通狀態；之後位元線送出檢測電流穿過MTJ，最後透過MOSFET到地。從位元線端量測得對地電壓即可用來判斷MTJ所儲存的資料。1T1MTTJ原本本為一個個MTJJ接一個個MOSSFETT，但實實際製程程上為一一個MTTJ接二二個MOOSFEET，因因為在製製程上如如此的做做法很容容易達到到且不需需增加製製程程序序，最重重要的是是如此一一來能降降低MOOSFEET的電電阻（二二個MOOSFEET為並並聯），進進而提升升資料讀讀取時的的可靠度度。但採採用1TT1MTTJ的架架構時，其其記憶元元的大小小與DRRAM一一樣都是是由MOOSFEET決定定，MTTJ的尺尺寸遠比比MOSSFETT小。Free layerPinned layerBarrierBit lineWrite Word lineRead Word lineSense CurrentMOSFET “ON”Free layerPinned layerBarrierBit lineWrite Word lineRead Word lineMOSFET “OFF”Program Current HhardProgram Current Heasy（a）（b）圖十、1T1MTJ記憶元，（a）讀取模式，（b）寫入模式XPC架構構是另一一種MRRAM的的讀寫機機制，與與1T11MTJJ架構的的差別在在於XPPC架構構中的記記憶元並並無串接接一個MMOSFFET，因因此就架架構上而而言比較較簡單。圖圖十一所示示為XPPC架構構，其讀讀寫機制制只使用用位元線線（BLL）與字字元線（WL）來完成；由於少了MOSFET，因此其記憶元尺寸也大幅減少，如圖中所示，單一記憶元的尺寸大小只有4F2，比1T1MTJ架構少了一半。其寫入機制制與1TT1MTJJ相同，都都是利用用位元線線與字元線線同時施施加電流流來產生生難軸與與易軸磁磁場，進進而改變變MTJJ的狀態態。圖十十二所示示為XPPC架構構在寫入入模式下下的動作作，例如如要對第第i行第j列的記記憶元作作寫入動動作，便便在第ii行與第第j列各加加入電流流，值得得注意的的是由於於XPCC架構其其MTJJ直接與與位元線線、字元元線相接接，不像像1T1MMTJ架構構有電氣氣隔離，所所以在寫寫入時電電流可能能會經由由MTJJ流失，導導致電流流會隨著著位元線線或字元元線路徑徑變長而愈愈小，甚甚至小到到無法完完成MTTJ寫入入的動作作。MTJBLWL單一個記憶元FFFF圖十一、XPC架構單一記憶元示意圖XPC架構構的讀取取動作如如圖十三三所示，假假設要讀讀取第i行第j列的記記憶元的的狀態，第第一步將將j列接至至檢測放放大器而而i行接地地，至於於其他行行列則接接與第jj列相同同的電位位（Veq），如如此一來來只有選選擇的記記憶元有有電流（Iread）通過，其餘未選擇的記憶元因兩端為同電位故無電流，再來將Iread轉換為電壓（Vout）即可將記憶元的狀態讀出，最後與參考位元（Reference Cell）的狀態比較便可得知該記憶元所儲存的資料是”0”或”1”了。圖十三、XPC架構讀取模式圖十二、12 XPC架構寫入模式五、奈米尺尺寸MRRAM發發展瓶頸頸與可能能解決方方法MRAM是是一個相相當複雜雜及新穎穎的自旋旋電子集集積元件件，要達達到超高高容量密密度及良良好的整整體表現現，需要要解決很很多問題題，如渦渦流現象象、讀取寫寫入時的的漏電流流效應、消耗功功率、熱熱穩定度度等問題題。尤其當當位元尺尺寸到達達奈米層層級時，所要克克服的瓶瓶頸不單單是如何何製作還還包含要要如何提提升讀寫寫效率等等，究竟竟要如何何才能夠夠得到最最理想的的MRAAM成效效，下面面就針對對1T11MTJJ(1 Traansiistoor 11Maggnettic Tunnnell Juuncttionn)與XPCC(Crrosss Poointt Ceell)244結構構在奈米層層級MRRAM記記憶位元元所面臨臨到的四四大問題題進行剖剖析：1.寫入技技術方面面：(a)渦流流效應(vorrtexx)：以目前1T1MTJ結構構的MRRAM記記憶位元元所使用用的材料料依然以以水平異異向性的的磁性材材料為主主，當記記憶位元元尺寸降降低時最最直接面面臨到的的技術問題題是渦流流效應(vorrtexx)的影影響，如圖十四四所示，在水平平式磁性性記憶材材料位元元的兩側側受限於於磁區圖十四、水平式磁記憶單一位元示意圖的穩定性會會呈現一一漩渦狀狀的磁區區，因此在奈奈米尺寸寸下磁位位元的穩穩定性是是否依然然存在，磁矩的方向是否依然能夠保持，此效應將限制磁記錄的密度。解決的方法可改以採用垂直異向性的磁性材料製作磁記憶位元(PMTJ)，除了可解決渦流效應(vortex)的問題外，更可提高記錄的密度。25-26圖十五所示為水平式磁性記憶材料橢圓位元在不同磁場下所形成的磁區情況。圖十六所示為PMTJ的架構示意圖。圖十五、橢圓位元在不同磁場下所形成的磁區(磁場方向在短軸)(本圖由台大張慶瑞及彰師大吳仲卿教授提供)圖十六、PMTJ的架構示意圖(b)漏電電流問題題：XPPC架構構是另一一種MRRAM的的讀寫機機制，與與1T11MTJJ架構的的差別在在於XPPC架構構中的記記憶元並並無串接接一個MMOSFFET，因因此就架架構上而而言比較較簡單。其其讀寫機機制只使使用位元元線（BBL）與與字元線線（WLL）來完完成；由由於少了了MOSSFETT，因此此其記憶憶元尺寸寸也大幅幅減少，值得注意的是由於XPC架構其MTJ直接與位元線、字元線相接，不像1T1MTJ架構有電氣隔離，所以在寫入時電流可能會經由MTJ流失，導致電流會隨著位元線或字元線路徑愈長而愈小，甚至小到無法完成MTJ寫入的動作。解決的方法可利用最佳化電路來改進。27圖十七所示示為台灣灣自旋科科技研究究中心雲雲科大團團隊所設設計的XXPC架架構電路路圖，而圖十八為其XPCC電路模擬擬流經位位元線與與字元線線的電流流波形，用用來確定定在寫入入模式時時，流經經BL與WL的電電流是否否達到11mA使MTJJ翻轉。圖十七、XPC架構電路圖圖十八、XPC電路模擬，流經位元線與字元線的電流波形 2.讀取技技術方面面：漏電流效應應與功率率消耗的的提高：為了達到奈奈米級的的記憶位元元與提高高單位儲儲存密度度，採用用XPCC的結構構方式是是未來的的走向，因為1T1MTJ的記憶元尺寸是取決於MOSFET的尺寸大小，因此很難達到奈米層級。雖然XPC結構的記憶元尺寸可達到奈米層級，但由於沒有像1T1MTJ具有電氣隔離的部份，因此不論是在寫入或讀取狀態下皆會有漏電流的產生，且又以讀取時所產生的漏電流效應影響更甚。而隨著記憶元陣列越大漏電流的效應越是顯著，因此造成整體的功率耗損上升，需要提供比一般1T1MTJ更大的功率才能夠使XPC讀寫電路正常運作。解決方法有二：一是提高磁阻值(改變氧化層或TMR整體結構)以降低漏電流，另一為改變讀寫電路架構以提高資料讀寫的準確度。圖十九為本中心模擬流經記憶元的電流情形，在讀取模式下，被選擇到的記憶元其通過的電流與1T1MTJ情形相同。而未被選擇到的記憶元，由於只採用二組解碼器且XPC架構的記憶元如同一電阻串並聯網路，所以也有電流通過。這將造成讀取的困難，因為檢測放大器的輸入訊號為前述二者之和。至於寫入模式時幾乎無電流通過記憶元，只有在記憶元切換時有些微電流產生。3.降低位位元尺寸寸技術上上：(a)過高高的形狀狀長寬比比:對水平平異向性性磁性記記憶位元元而圖十九、XPC XPC電路模擬，流經MTJ的電流情形言，爲讓磁磁區的位位元穩定定性，在在位元製製作上都都採用橢橢圓形狀狀為主，以以提高磁磁區的形形狀異向向。因此此在位元元大小上上造成需需要浪費費較多的的面積，在在降低位位元尺寸寸上有其其限度。此部分若改採用垂直異向性的材料當記憶位元將可大幅改善面積的利用，可使橢圓位元改製作成圓形或方形位元結構，降低使用面積，以大幅提升記憶密度。(b)1TT1MTTJ的結結構難以以製作：1T11MTJJ的結構構可避免免漏電流流的問題題，節省省功率的的損耗，但但記憶密密度遠不不及XPPC結構構，且在在製作上上必須與與MOSSFETT半導體體製程相相互結合合，製作作困難度度與耗費費的時間間、金錢錢高於XXPC製製程許多多倍，因因此建議議改採XXPC結結構方式式將提高高經濟效效益。(c)難以以檢測磁磁/電特性性：一旦旦位元尺尺寸降低低要如何何取得特特定某位位元的磁磁/電特性性是相相當大的的考驗，若能夠準確定位並迅速獲取資料將可大幅提高檢測效率，此部分建議可用CAFM(Contact atomic force mircoscope)28來達到，CAFM是結合原子力顯微鏡、I-V檢測與奈米定位功能的特殊儀器，除了可利用探針與樣品間的凡得瓦爾作用力取得樣品表面結構外，在接觸式探針(contact tip)上所附加的檢訊放大器(sense amplifier)可施加任意的微小偏電壓於樣品上，然後透過探針與樣品接觸後所反應出之電流訊號，取得材料表面結構與電流之關係曲線。CAFM可準確量測非常小的電流訊號其解析範圍可1pA至1µA，適用於量測要求高解析、微電流與微電壓的奈米元件。CAFM是一種高解析可快速並準確獲得量測元件資訊的檢測儀器，其功能包含：可量測樣品表面結構、磁區結構、量測I-V曲線、磁阻(MR)、RA、MTJs之穿遂電流(tunneling current)等等。圖二十所示為CAFM量測原理示意圖，圖二十一是台灣自旋科技研究中心雲科大團隊由CAFM所量測取得的單一位元漏電流示意圖，此圓形位元大小為直徑5m。(d)Crrosss taalk：為了實實現高密密度的MMRAMM，縮短短記憶位位元間的的間距是是必要的的；然而而當記憶憶位元間間的間距距縮短到到一定程程度時，相相鄰的記記憶位元元在執行行寫入動動作的情情形下相相當容易易相互干干擾，即即為所謂謂的Crrosss taalk。由由於MRRAM是是利用磁磁場來寫寫入資料料，而sttrayy fiiledd 會影影響到鄰鄰近的位位元，故故Crooss tallk的問問題是很很難避免免的。對對於未來來高密度度MRAAM的發發展，如如何隔離離或降低低記憶位位元相互互間的CCrosss ttalkk效應則則有待新新的讀寫寫技術來來解決。4.熱穩定定度改良良技術上上：當磁性記憶憶位元尺尺寸不斷斷縮小下下，磁矩矩方向易易受到熱熱擾動的的影響而而出現不不規則轉轉動，導導致無法法產生穩穩定磁區區，此稱稱為超順磁磁現象(supper-parramaagneeticc phhenoomenna)。此此部份建建議可採採用較高高磁異向性性材料(hhighh annisootroopicc maaterriall ，KuV>T；Ku是磁異向向性能量量密度常常數，VV為體積積，為波茲茲曼常數數，T為絕對對溫度) 圖二十一、由CAFM所量測取得的單一位元漏電流示意圖，左邊為AFM的表面結構圖；右邊為漏電流分佈狀況圖圖二