EDA技术实用教程课件第一章可编程逻辑器件简介.ppt

第1章 可编程逻辑器件简介2021/9/172021/9/171 11.1可编程逻辑器件（PLD)的分类可编程逻辑器件PROMPLAPALGALEPLDCPLD FPGA低密度1000门2021/9/172021/9/172 2逻辑符号说明(a)(b)FAB1FAB或门与门非门2021/9/172021/9/173 3异或门；同或门 2021/9/172021/9/174 4基本门电路的基本门电路的PLD表示法表示法 图 PLD输入缓冲器 2021/9/172021/9/175 5图 与门表示法 2021/9/172021/9/176 6图 PLD连接法 可编程连线可编程连线2021/9/172021/9/177 71.2可编程逻辑器件发展1.2.1可编程只读存储器PROMn n掩模ROM字线字线位线位线2021/9/172021/9/178 8ROM的数据表的数据表00112021/9/172021/9/179 9W0W1W2W3D3D2D1D0VDD2021/9/172021/9/171010基于三级管的一次性可编程PROM单元字线WiUCC熔丝位线Di字线Wi熔丝位线Di2021/9/172021/9/171111EPROM用编程器烧录2021/9/172021/9/171212可擦除的PROMn n可擦除的可编程只读只读存储器可擦除的可编程只读只读存储器（EPROM)EPROM)高电压编程，紫外线擦除高电压编程，紫外线擦除n n电可擦除的可编程只读只读存储器器（E2PROM)高电压编程，擦除高电压编程，擦除n n快闪存储器FLASHMEMORY高密度、大容量、低成本、使用方便（10年、100000次）2021/9/172021/9/171313 EPROM的存储单元采用浮栅雪崩注入MOS管(FAMOS管)或叠栅注入MOS管(SIMOS)。图 是SIMOS管的结构示意图和符号，它是一个N沟道增强型的MOS管，有Gf和Gc两个栅极。Gf栅没有引出线，而是被包围在二氧化硅(SiO2)中，称之为浮栅，Gc为控制栅，它有引出线。若在漏极D端加上约几十伏的脉冲电压，使得沟道中的电场足够强，则会造成雪崩，产生很多高能量的电子。此时若在Gc上加高压正脉冲，形成方向与沟道垂直的电场，便可以使沟道中的电子穿过氧化层面注入到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通常浮栅上的电荷10年才损失30%)。2021/9/172021/9/171414图 SIMOS管的结构和符号 浮栅浮栅控制栅控制栅几十伏高压脉冲几十伏高压脉冲2021/9/172021/9/171515 E2PROM的存储单元如图 所示，图中称为浮栅隧道氧化层MOS管(Flotox)，其结构如图 9-10 所示。Flotox管的浮栅与漏极区(N+)之间有一小块面积极薄的二氧化硅绝缘层(厚度在210-8m以下)的区域，称为隧道区。当隧道区的电场强度大到一定程度(107V/cm)时，漏区和浮栅之间出现导电隧道，电子可以双向通过，形成电流。这种现象称为隧道效应。2021/9/172021/9/171616图 Flotox管的结构和符号 2021/9/172021/9/171717图 E2PROM的存储单元 2021/9/172021/9/171818 快闪存储器快闪存储器(Flash Memory)是新一代电信号擦除的可编程ROM。它既吸收了EPROM结构简单、编程可靠的优点，又保留了E2PROM用隧道效应擦除快捷的特性，而且集成度可以做得很高。图是快闪存储器采用的叠栅MOS管示意图。其结构与EPROM中的SIMOS管相似，两者区别在于浮栅与衬底间氧化层的厚度不同。在EPROM中氧化层的厚度一般为3040 nm，在快闪存储器中仅为 1015 nm,而且浮栅和源区重叠的部分是源区的横向扩散形成的，面积极小,因而浮栅-源区之间的电容很小，当Gc和S之间加电压时，大部分电压将降在浮栅-源区之间的电容上。快闪存储器的存储单元就是用这样一只单管组成的，如图 所示。2021/9/172021/9/171919图 快闪存储器(a)叠栅MOS管；(b)存储单元 2021/9/172021/9/172020PROM用于组合逻辑电路DAAA2A3PROM组合逻辑电路组合逻辑电路PROM电路电路102021/9/172021/9/172121输入输入A3:0A3:0输出输出DD000000000 0000100010 0001000100 0001100110 0010001000 0010101010 0011001100 0011101110 0100010001 1100110011 1101010101 1101110111 1110011001 1110111011 1111011101 1111111111 1真值表2021/9/172021/9/172222QQCPC11DAA1D0D3D2D1输出1输出2输出3PROM构成时序逻辑A20次态现态2021/9/172021/9/172323PROM的逻辑阵列结构固定的与阵列固定的与阵列和可编程的或阵列和可编程的或阵列110001102021/9/172021/9/172424PROM实现半加器CS2021/9/172021/9/172525PROM的缺点的缺点n n速度慢n n需要不同的工艺，不易集成n n输入端的增加引起存储容量增加，按的幂递增2021/9/172021/9/1726261.2.2可编程逻辑阵列PLA与阵列或阵列X1XnW1Wl与阵列与阵列或阵列或阵列均可编程均可编程2021/9/172021/9/172727与阵列或阵列X1Xn触发器Z1ZmW1WlQkQ1时序型PLA结构图2021/9/172021/9/172828PLA优缺点：n n对于多输入、多输出的函数，逻辑化简难n n运行速度下降了2021/9/172021/9/1729291.2.可编程阵列逻辑PALn n与阵列可编程，或阵列固定与阵列可编程，或阵列固定n n能够实现大量布尔方程，依据德摩根定理能够实现大量布尔方程，依据德摩根定理2021/9/172021/9/1730302021/9/172021/9/173131PAL优点：n n速度提高了n n节省了片上空间n n复杂度提高引发了HDL语言的诞生2021/9/172021/9/1732321.2.通用阵列逻辑器件GAL（General Array Logic Device）n n工艺上采用了E2PROMn n延用了PAL与阵列可编程，或阵列固定结构n n结构上增加了输出逻辑宏单元OLMC（OutputLogicMacroCell)2021/9/172021/9/173333图GAL16V8逻辑图(a)逻辑图；(b)引脚图 2021/9/172021/9/173434逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V82021/9/172021/9/173535图 OLMC的内部结构(2)2021/9/172021/9/173636图图 OLMC 5 种工作模种工作模式的等效电路式的等效电路(a)专用输入模式；专用输入模式；(b)专用组合输出模专用组合输出模式；式；(c)反馈组合输反馈组合输出模式；出模式；(d)时序电路中的组时序电路中的组合输出模式；合输出模式；(e)寄存器输出模式寄存器输出模式 2021/9/172021/9/173737表 四种PLD的结构特点 类型类型 阵阵 列列 输输 出出 方方 式式 与与 或或 PROMPROMPLAPLAPALPALGALGAL固定固定 可编程可编程 可编程可编程 可编程可编程 可编程可编程 可编程可编程 固定固定 固定固定 TSTS、OCOCTSTS、OCOC、HH、LLTSTS、I/OI/O、寄存寄存器器 用户定义用户定义 2021/9/172021/9/1738381.2.5掩膜门阵列的ASIC(专用集成电路）n n工作速度非常高n n密度很高n n大批量生产成本低缺点：非循环工程费用高2021/9/172021/9/1739391.2.6复杂可编程逻辑器件CPLD与现场可编程门阵列FPGAn nCPLD(ComplexProgrammableLogicDevice)n nFPGA(FiledProgrammableGateArray)2021/9/172021/9/174040很短的交货时间可编程的没有非循环工程费用PAL高密度性能实现很多逻辑函数速度相对较快门阵列CPLD和FPGA2021/9/172021/9/1741412021/9/172021/9/174242CPLD/FPGA厂商1。ALTERA：九十年代以后发展很快，是最大可编程逻辑器件供应商 之 一。主 要 产 品 有：MAX3000/7000,FLEX10K,APEX20K，ACEX1K，Stratix，Cyclone等。开 发 软 件 为MaxplusII和QuartusII。普遍认为其开发工具MaxplusII是最成功的PLD开发平台之一，配合使用Altera公司提供的免费OEMHDL综合工具可以达到较高的效率。2021/9/172021/9/1743432。XILINX：FPGA的发明者，老牌PLD公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500/4000，Coolrunner(XPLA3)，Spartan,Virtex等。开发软件为Foundition和ISE。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。全球PLD/FPGA产品60%以上是由Altera和Xilinx提供的。可以讲Altera和Xilinx共同决定了PLD技术的发展方向。2021/9/172021/9/1744443。Lattice：Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色，不过其大规模PLD、FPGA的竞争力还不够强1999年推出可编程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。2001年12月收购agere公司（原Lucent微电子部）的FPGA部门。主要产品有ispLSI2000/5000/8000,MACH4/5，ispMACH4000等2021/9/172021/9/174545