[配套]第12章存储器和可编程逻辑器件.ppt

第第1212章章 存储器和可编程逻辑器件存储器和可编程逻辑器件数字逻辑器件分类：数字逻辑器件分类：1）标准产品：包括门、触发器、计数器、译码器、数据标准产品：包括门、触发器、计数器、译码器、数据选择器等等中小规模数字电路。选择器等等中小规模数字电路。标准产品的特点是：批量大，成本低，价格便宜，速度快。标准产品的特点是：批量大，成本低，价格便宜，速度快。是数字系统传统设计中使用的主要逻辑器件。是数字系统传统设计中使用的主要逻辑器件。缺点是：器件密度低，所构成的数字系统规模大，印刷线缺点是：器件密度低，所构成的数字系统规模大，印刷线路板走线复杂，焊点多，使电路的可靠性差，功耗大。路板走线复杂，焊点多，使电路的可靠性差，功耗大。2 2）由软件配置的大规模集成电路：如微处理机、单片微）由软件配置的大规模集成电路：如微处理机、单片微型计算机等。型计算机等。12.1 概述概述 这类电路的特点：器件密度高，逻辑功能可由软件配置，这类电路的特点：器件密度高，逻辑功能可由软件配置，用它所构成的数字系统硬件规模小，系统灵活性高。用它所构成的数字系统硬件规模小，系统灵活性高。缺点：工作速度不够高，另外，这类芯片一般要用多片标缺点：工作速度不够高，另外，这类芯片一般要用多片标准集成电路构成外围电路才能工作。准集成电路构成外围电路才能工作。3）专用集成电路（）专用集成电路（ASIC)Application Specific Integrated CircuitASIC是为满足一种或几种特定功能而设计制造的集成电是为满足一种或几种特定功能而设计制造的集成电路芯片，密度高，路芯片，密度高，ASIC芯片能取代由若干个中小规模电芯片能取代由若干个中小规模电路组成的电路板，甚至一个完整的数字系统路组成的电路板，甚至一个完整的数字系统ASIC分类：分类：ASIC属用户定制电路。（属用户定制电路。（Custom Design IC).).包括全定制和半定制两种。包括全定制和半定制两种。全定制（全定制（Full custom design IC):半导体生产厂家根据用户半导体生产厂家根据用户的特定要求专门设计并制造。的特定要求专门设计并制造。特点：生产周期长，费用高，风险大。在大批量定型产品特点：生产周期长，费用高，风险大。在大批量定型产品中使用。中使用。半定制（半定制（Semi-custom design IC):半导体生产厂家设计并半导体生产厂家设计并制造出的标准的半成品芯片。制造出的标准的半成品芯片。半定制电路分类：半定制电路分类：门阵列门阵列（Gate Array)在硅片上预先做好大量相同的基本单元电路，并把它整在硅片上预先做好大量相同的基本单元电路，并把它整齐地排成阵列，这种半成品芯片称为齐地排成阵列，这种半成品芯片称为母片母片。母片母片可由厂家可由厂家大批量生产。大批量生产。当用户需制作满足特定要求的当用户需制作满足特定要求的ASIC芯片时，可根据设芯片时，可根据设计要求选择计要求选择母片母片，由用户或厂家设计出连线版图，再由器，由用户或厂家设计出连线版图，再由器件生产厂家经过件生产厂家经过金属连线金属连线等简单工艺，制成成品电路。等简单工艺，制成成品电路。缺点缺点：用户主动性差，使用不方便。：用户主动性差，使用不方便。特点特点：周期较短，成本较低，风险小。：周期较短，成本较低，风险小。可编程逻辑器件可编程逻辑器件(PLD)(Programmable Logic Device)芯片上的电路和金属引线由半导体厂家做好，其逻辑功能芯片上的电路和金属引线由半导体厂家做好，其逻辑功能由用户开发实现。由用户开发实现。特点：集成度高，速度快，灵活性好，可重复编程。电路特点：集成度高，速度快，灵活性好，可重复编程。电路设计方便，风险低。设计方便，风险低。1.PLD器件的连接表示方法器件的连接表示方法固定连接固定连接可编程连接可编程连接不连接不连接2.门电路表示法门电路表示法1AA1AAAA反向缓冲器反向缓冲器ABC&FA B C&F与门与门 ABC1FA B C1F或门或门 3.阵列图阵列图1A1B1C&D=BCE=AABBCC=0F=AABBCC=0G=112.2 存储器存储器 存储器是一种通用大规模集成电路存储器是一种通用大规模集成电路,用来存放程序和数据用来存放程序和数据.存储器分类存储器分类:1)只读存储器只读存储器(ROM)2)随机存取存储器随机存取存储器(RAM)12.2.1 ROM(Read-Only Memory)ROM存放固定信息存放固定信息,只能读出信息只能读出信息,不能写入信息不能写入信息.当电源当电源切断时切断时,信息依然保留信息依然保留.1.ROM的结构的结构.A0A1An-1地地址址译译码码器器存储阵列存储阵列 2nmW0W1W2n-1F0 F1Fm-1字线字线位线位线地址线地址线1)地址译码器为二进制译码器地址译码器为二进制译码器,即全译码结构即全译码结构.(地址线地址线为为n根根,译码器输出为译码器输出为2n根字线根字线,说明存储阵列中有说明存储阵列中有2n个个存储单元存储单元)2)存储阵列输出有存储阵列输出有m根位线根位线,说明每个说明每个存储单元存储单元有有m位位,即即 一个字有一个字有m位二进制信息组成位二进制信息组成.每一位称为一个每一位称为一个基本存基本存 储单元储单元.3)存储器的容量定义为存储器的容量定义为:字数字数位数位数(2nm).一个二极管一个二极管ROM的例子的例子A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 01 1 0 0 1 0 1A11A0&W0W1W2W3F0F1F2F3位线位线字线字线 W0W3为地址译码器的输出为地址译码器的输出 Wi=mi (mi为地址码组成为地址码组成 的最小项）的最小项）当当A1A0=00时，时，W0=1,F0F1F2F3=0100(一个字）；一个字）；当当A1A0=01时，时，W1=1,F0F1F2F3=1001(一个字）；一个字）；当当A1A0=10时，时，W2=1,F0F1F2F3=0110(一个字）；一个字）；当当A1A0=11时，时，W3=1,F0F1F2F3=0010(一个字）。一个字）。将地址输入和将地址输入和Fi之间的关系填入真值表得：之间的关系填入真值表得：地址地址 数据数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 01 1 0 0 1 0 F0=A1A0F1=A1A0+A1A0F2=A1A0+A1A0F3=A1A0ROM实际是一种组合电路结构。实际是一种组合电路结构。阵列图阵列图与阵列：与阵列：表示译表示译码器。码器。或阵列：或阵列：表示存表示存储阵列。储阵列。存储容量为：存储容量为：44 地址地址 数据数据A1 A0 F0 F1 F2 F30 0 0 1 0 00 1 1 0 0 11 0 0 1 1 01 1 0 0 1 0 1A11A0&1111F0F1F2F3m0m1m2m32.可编程只读存储器可编程只读存储器用户可根据需要自行进行编程的存储器用户可根据需要自行进行编程的存储器.1)PROM(Programmable Read-Only Memory)PROM为能进行一次编程的为能进行一次编程的ROM，PROM的结构和的结构和ROM基本相同基本相同,只是在每个存储管上加一根易熔的金属丝接到只是在每个存储管上加一根易熔的金属丝接到相应的位线相应的位线.位线位线字线字线当在该位上需要存当在该位上需要存0时时,通过通过编程编程,烧断熔丝烧断熔丝;当需存当需存1时时,保留熔丝保留熔丝.编程为一次性的编程为一次性的,烧断的熔丝烧断的熔丝不能再接上不能再接上.2)EPROM(Erasable Programmable Read-Only Memory)EPROM为可擦除、可重新编程的只读存储器为可擦除、可重新编程的只读存储器.擦除用专擦除用专用的紫外线灯照射芯片上的受光窗口用的紫外线灯照射芯片上的受光窗口.EPROM器件的基本存储单元采用浮栅雪崩注入器件的基本存储单元采用浮栅雪崩注入MOS管管(简称简称FAMOS管管)电路电路.FAMOSVDDD S字线字线位线位线原始状态的浮栅不带电荷原始状态的浮栅不带电荷,FAMOS管管不导通不导通,位线上为高电平位线上为高电平.当当FAMOS管的源极管的源极S与衬底接地电位与衬底接地电位,漏极接高漏极接高电位电位(较大较大)时时,漏极的漏极的PN结反向击穿结反向击穿产生雪崩现象产生雪崩现象,使使FAMOS导通导通.位线位线为低为低电位电位.如用紫外线或者如用紫外线或者X射线照射射线照射FAMOS管管,可使栅极放电可使栅极放电,FAMOS恢复到截止恢复到截止状态状态.一个一个EPROM芯片：芯片：Intel 2716VCCVPPOECEGND1121324CE是片使能端；是片使能端；OE是数据输出使能端；是数据输出使能端；VPP是编程写入电源输入端。是编程写入电源输入端。容量：容量：2K8位位受光窗口受光窗口工作方式工作方式读读 出出未选中未选中待待 机机编编 程程禁止编程禁止编程校验读出校验读出CEOEVPP数据线数据线D7D0的状态的状态0 0 +5V 读出的数据读出的数据 1 +5V 高高 阻阻 1 +5V 高高 阻阻1 +25V 写入的数据写入的数据0 1 +25V 高高 阻阻0 0 +25V 读出校验数据读出校验数据2716工作方式工作方式3）E2PROM(电可擦可编程只读存储器）电可擦可编程只读存储器）特点：特点：编程和擦除均由电完成；编程和擦除均由电完成；既可整片擦除，也可使某些存储单元单独擦除；既可整片擦除，也可使某些存储单元单独擦除；重复编程次数大大高于重复编程次数大大高于EPROM.3.PROM的应用的应用1)实现组合逻辑函数实现组合逻辑函数用用PROM实现组合逻辑函数实现组合逻辑函数,实际上是利用实际上是利用PROM中的最中的最小项小项,通过或阵列编程通过或阵列编程,达到设计目的达到设计目的.F1(A,B,C)=m(1,5,6,7)F2(A,B,C)=m(0,1,3,6,7)F3(A,B,C)=m(3,4,5,6,7)例例:用用PROM实现逻辑函数实现逻辑函数:1A&111F1F2F31B1C&m0m1m2m3m4m5m6m72)存放数据表和函数表存放数据表和函数表:例如三角函数、对数、乘法等表例如三角函数、对数、乘法等表 格。格。3）存放调试好的程序。）存放调试好的程序。*2）、）、3）是）是PROM的主要用途。的主要用途。12.2.2 随机存取存储器随机存取存储器(RAM)RAM可以随时从任一指定地址读出数据可以随时从任一指定地址读出数据,也可以随时把数也可以随时把数据写入任何指定的存储单元据写入任何指定的存储单元.RAM在计算机中主要用来存放程序及程序执行过程中产在计算机中主要用来存放程序及程序执行过程中产生的中间数据、运算结果等生的中间数据、运算结果等.RAM按工艺分类：按工艺分类：1）双极型双极型；2）场效应管型场效应管型。场效应管型分为：场效应管型分为：1）静态静态；2）动态动态。1.RAM的结构的结构.A0A1An-1地地址址译译码码器器存存 储储矩矩 阵阵 W0W1W2n-1字线字线地址线地址线读写读写/控制电路控制电路读写读写/控制控制(R/W)片选片选(CS)数据输入数据输入/输出输出 (I/O)当片选信号当片选信号CS无效时无效时,I/O对外呈高阻对外呈高阻;当片选信号当片选信号CS有效时有效时,由由R/W信号决定读或写信号决定读或写,根据根据地址信号地址信号,通过通过I/O输出或输入输出或输入.(I/O为双向三态结构为双向三态结构)ENEN11I/ODR/W2.RAM的存储单元的存储单元1)静态静态RAM的基本存储单元的基本存储单元2)(以六管以六管NMOS静态存储单元为例静态存储单元为例)XiYjI/OI/OVCCQQT6T4T3T1T2T5T7T8位位线线Bj位位线线Bj存储存储单元单元11I/OI/OQQ2)动态动态RAM的基本存储电路的基本存储电路动态动态RAM的基本存储电路由动态的基本存储电路由动态MOS基本存储单元组成。基本存储单元组成。动态动态MOS基本存储单元通常利用基本存储单元通常利用MOS管栅极电容或其它管栅极电容或其它寄生电容的电荷存储效应来存储信息。寄生电容的电荷存储效应来存储信息。电路结构（以单管动态存储单元为例）电路结构（以单管动态存储单元为例）位线位线数据线数据线 (D)字选线字选线TCSCD输出输出电容电容写信息：字选线为写信息：字选线为1，T导通，导通，数据数据D经经T送入送入CS.读信息：字选线为读信息：字选线为1，T导通，导通，CS上的数据经上的数据经T送入位线的等送入位线的等效电容效电容CD.特点：特点：1）当不读信息时，电荷在电容）当不读信息时，电荷在电容CS上的保上的保 存时间约为数毫秒到数百毫秒；存时间约为数毫秒到数百毫秒；2）当读出信息时，由于要对）当读出信息时，由于要对CD充电，使充电，使 CS上的电荷减少。为破坏性读出。上的电荷减少。为破坏性读出。3）通常在）通常在CS上呈现的代表上呈现的代表1和和0信号的电平信号的电平 值相差不大，故信号较弱。值相差不大，故信号较弱。结论：结论：1）需加刷新电路；）需加刷新电路；2）输出端需加高鉴别能力的输出放大器。）输出端需加高鉴别能力的输出放大器。3）容量较大的）容量较大的RAM集成电路一集成电路一 般采用单管电般采用单管电 路。路。4）容量较小的）容量较小的RAM集成电路一集成电路一 般采用三般采用三 管或四管或四 管电路。多管电路结构复杂，但外围电路简管电路。多管电路结构复杂，但外围电路简 单。单。3)RAM容量的扩展容量的扩展VCCA8R/WCSGND191018Intel 2114A9A7A5A4A6A0A1A3A2I/O1I/O2I/O3I/O4位扩展位扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WCSI/O1I/O2I/O3I/O4I/O4I/O5I/O6I/O7将将2114扩展为扩展为1K8位位的的RAM2021/9/1734字扩展字扩展I/O1I/O2I/O3I/O4A9A0A1CSR/WI/O1I/O2I/O3I/O4A9A0A1CSR/WA0A1A9R/WI/O1I/O2I/O3I/O411-2译码器译码器A10将将2114扩展为扩展为2K4位的位的RAM12.3 可编程逻辑器件（可编程逻辑器件（PLD)PLD是是ASIC的一个重要分支。的一个重要分支。PLD包括包括PLA、PAL、GAL和和EPLD、FPGA等。等。PLD具有集成度高，速度快，保密性好，可重复编程等特具有集成度高，速度快，保密性好，可重复编程等特点。点。输输入入输输出出输输入入电电路路与与阵阵列列或或阵阵列列输输出出电电路路PLD基本结构框图基本结构框图 互补互补输入项输入项与项与项或项或项反馈项反馈项 根据根据与与、或或阵列的可编程性，阵列的可编程性，PLD分为三种基本结构。分为三种基本结构。1）与与阵列固定，阵列固定，或或阵列可编程型结构阵列可编程型结构PROM属于这种结构。属于这种结构。2）与与、或或阵列均可编程型结构阵列均可编程型结构PLA(Programmable Logic Array)属于这种结构。属于这种结构。特点：与阵列规模大，速度较低。特点：与阵列规模大，速度较低。特点：速度快，设计逻辑函数可采用最简结构，芯片内部特点：速度快，设计逻辑函数可采用最简结构，芯片内部资源利用率高。但编程难度大，缺乏质高价廉的开发工具。资源利用率高。但编程难度大，缺乏质高价廉的开发工具。3）或或阵列固定，阵列固定，与与阵列可编程型结构阵列可编程型结构PAL(Programmable Array Logic)属于这种结构。属于这种结构。该结构称为该结构称为PAL结构。结构。特点：速度快，费用低，易于编程。当前许多特点：速度快，费用低，易于编程。当前许多PLD器件都器件都 采用这种结构。采用这种结构。12.3.1 可编程阵列逻辑可编程阵列逻辑(PAL)PAL的基本结构的基本结构111&11A0A1A2F1F0实际产品中实际产品中,构成输出的构成输出的乘积项可达乘积项可达8个个.1.PLA的输出结构的输出结构PAL的与阵列结构类同的与阵列结构类同.但输出结构有多种但输出结构有多种:1)组合输出型组合输出型(这种结构适用于实现组合逻辑电路这种结构适用于实现组合逻辑电路)专用输出结构专用输出结构O&11输入项输入项I共有三种形式共有三种形式:高输出有效高输出有效;低输出有效低输出有效;互补输出互补输出.本例为低本例为低输出有效输出有效 可编程可编程I/O结构结构I/O&11输入项输入项IEN112)寄存器输出型寄存器输出型寄存器输出型结构寄存器输出型结构,内含触发器内含触发器,适应于实现时序逻辑电路适应于实现时序逻辑电路.寄存器输出结构寄存器输出结构Q&11输入项输入项IEN111DCLOCKEN带带异或门异或门的寄存器输出结构的寄存器输出结构Q&11输入项输入项IEN1111D=1CLOCKEN&算算术术运运算算反反馈馈结结构构A11输入项输入项BEN111D=1CLOCKEN&1&1111AAA+BA+BA+BA+B输出输出1EN111DCLKEN&1EN111D&111IN1IN8OUT1OUT8PAL16R80630312021/9/1745PAL的结构代码的结构代码组合型组合型寄存器型寄存器型类型类型代码代码HLPCXPSRXRPRSV含含 义义高有效输出高有效输出低有效输出低有效输出可编程输出极性可编程输出极性互补输出互补输出异或门、可编程输出极性异或门、可编程输出极性积项共享积项共享寄存器型输出寄存器型输出带异或门寄存器型输出带异或门寄存器型输出带可编程极性寄存器型带可编程极性寄存器型带积项共享寄存器型带积项共享寄存器型通用型通用型实实 例例PAL10H8PAL10L8PAL16P8PAL16C1AmPAL22XP10PAL20S10PAL16R8PAL16X4PAL16RP8PAL20RS10AmPAL22V10用用PAL实现实现22乘法器（输入乘法器（输入A1A0和和B1B0分别为两位二进分别为两位二进制数，输出为结果制数，输出为结果F3F2F1F0的反码。的反码。逻辑方程为：逻辑方程为：F3=A1+A0+B1+B0F2=A1+B1+A0B0F2=A0+B0F1=A1A0+B1B0+A1B1+A0B0+A1A0B1B0设计采用设计采用PAL16L82.PAL应用举例应用举例1EN111&1A1F1PAL16L800311A01B11B0F1=A1A0+B1B0+A1B1 +A0B0+A1A0B1B0以实现以实现F1为例为例2021/9/17483.PAL器件的性能特点器件的性能特点 逻辑功能由用户定义，用可编程方法代替常规逻辑功能由用户定义，用可编程方法代替常规 设计方设计方法；法；编程容易，开发简单，简化了系统设计和布线编程容易，开发简单，简化了系统设计和布线 过程；过程；器件密度大，可代替多片中小规模标准数字集成电路，器件密度大，可代替多片中小规模标准数字集成电路，比用常规器件节省空间；比用常规器件节省空间；器件传输延迟小，工作频率高，有利于提高系统的工作器件传输延迟小，工作频率高，有利于提高系统的工作速度；速度；具有可编程的三态输出，管脚配置灵活，输入输出管脚具有可编程的三态输出，管脚配置灵活，输入输出管脚数量可变；数量可变；具有加密功能，有利于系统保密；具有加密功能，有利于系统保密；采用多种工艺制造，可满足不同系统不同场合的各种需采用多种工艺制造，可满足不同系统不同场合的各种需要。要。12.3.2 通用阵列逻辑通用阵列逻辑(GAL)GAL器件继承了器件继承了PAL、PROM等器件的优点，克服了原有等器件的优点，克服了原有PAL器件的不足器件的不足,是现代数字系统设计的理想器件是现代数字系统设计的理想器件.1.GAL基本结构基本结构GAL基本结构和基本结构和PAL大致类似大致类似,只是在输出结构上作了重只是在输出结构上作了重要改进要改进.OLMCEN1111&1&1112919GAL16V8063031OLMCEN112OE(12)(19)112021/9/1752OLMC结构结构10S1=1 PTMUX&13210S1S1XOR(n)AC0AC1(n)3210S1S0Vcc TSMUX FMUX10S OMUX1ENAC0AC1(n)C11D来自来自与门与门阵列阵列来自邻来自邻级输出级输出 (m)QCKOECKOE1反反馈馈I/O(n)乘积项乘积项数据选数据选择器择器三态数据三态数据选择器选择器输出数据输出数据选择器选择器反馈数据选择器反馈数据选择器2021/9/1753AC0、AC1(n)及及XOR(n)均为均为GAL器件片内控制字中的结器件片内控制字中的结构控制位。结构控制字共有构控制位。结构控制字共有82位，不同的控制内容，可使位，不同的控制内容，可使OLMC被配置成不同的功能组态。被配置成不同的功能组态。控制字的内容是在编程时由编程器根据用户定义控制字的内容是在编程时由编程器根据用户定义 的管脚的管脚及实现的函数自动写入的。及实现的函数自动写入的。2.GAL的主要特点的主要特点 通用性强通用性强 100%可编程可编程 速度高速度高,功率低功率低 100%可测试可测试12.3.3 PLD的开发过程的开发过程1)逻辑设计逻辑设计2)器件选择器件选择 3)编制编制JEDEC文件文件4)编程编程5)测试测试6)加密加密