基于FPGA的直接数字频率合成器课题的可行性分析.doc

基于FPGA的直接数字频率合成器课题的可行性分析1、本课题研究背景 直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成（Very Large Scale Integration,简称：VLSI）、复杂可编程逻辑器件（Complex Programmable Logic Device,简称：CPLD）、现场可编程门阵列（Field Programmable Gate Array，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。2、发展现状 DDS有如下优点： 频率分辨率高，输出频点多，可达 个频点(N为相位累加器位数)；频率切换速度快，可达us量级； 频率切换时相位连续； 可以输出宽带正交信号； 输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形； 全数字化实现，便于集成，体积小，重量轻。因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般到集成有D/A转换器和正交调制器。3、 DDS技术简介及其特点 1971年，美国学者J. Tierncy、C.M.Tader和B.Gold在A Digital Frequency Synthesizer一文中提出了一全新数字技术，从相位概念出发直接合成所需波形的一种新的频率合成技术，那就是DDS（直接数字频率合成）技术。直接数字式频率合成技术是近年来随着数字集成电路和计算机而迅速发展起来的一种新的频率合成技术。 其主要优点有： (1) 频率分辨率高：DDS的分辨率在f、c固定时，取决于相位累加器的位数N，只要N足够大，理论上可以获得相应的频率分辨率精度，这在传统的频率合成方法上是难以实现的。 (2) 频率变化速度快：在DDS中，一个频率的建立时间通常取决于滤波器的带宽。其影响因素有内部数控振荡器内的工艺结构、数模变换及其它可能的信号处理步骤产生的时延，其中数字信号处理部分的时延与时钟周期相关。由于DDS中无须相位反馈控制，因而频率建立及切换快并且与频率分辨率、频谱纯度相互独立。 (3) 易于实现各种数字调制：由于DDS信号的频率、相位、幅度均可以由数字信号控制，所以可以通过内部相位累加器的处置来精确控制输出信号，调幅时直接在ROM表输出端进行控制，调相时在相位累加器输出端直接加上调制信号即可，调频通过频率控制字进行。 (4) 集成度高：DDS中除了滤波器以外，几乎所有的部件都属于数字信号处理部件，系统易于集成，功耗低，体积小，重量轻。4、DDS系统整体结构设计 DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。 下图1为利用FPGA设计DDS信号发生器的结构框图。该系统可实现标准的方波、三角波和正弦波输出。其中相位累加器是一个带有累加功能的加法器，它以设定的频率控制字作为步长来进行加法运算，当其和满时清零，并进行重新运算。波形存储器是DDS的关键部分，设计时首先需要对时域信号进行采样，将采样的信号数据储存到波形存储器ROM中，每一个地址对应一个波形点的数值。整个系统各模块实在基准时钟信号CLK的控制下协调工作的。图1 DDS系统框图（1）相位累加模块 相位累加是DDS的核心功能，它由一个N位字长的相位累加器和N位字长的相位寄存器级联构成。相位寄存器的输出与相位累加器的一个输入端在内部相连，相位累加器的另一个输入端是外部输入的频率控制字K。这样，在每个时钟到达时，相位寄存器将上个时钟周期内相位寄存器的值与频率控制字求和，并作为相位累加器在这一时钟周期的输出。频率控制字决定了相应的相位增量，相位累加器则不断地对该相位增量进行线性累加，当溢出时则返回初始状态。（2） D/A转换模块 D/A转换器，其作用是将已合成的波形的数字量转换成模拟量，其精度为1/N2 。D/A转化器有电压和电流输出两种，其输出信号并不能真正连续可变，而是以其绝对分辨率为最小单位的，所以其输出实际上是一个阶梯模拟信号。集成D/A转换器电路原理（3）低通滤波器 低通滤波器是一种容许低于截止频率的信号要通过，但高于截止频率的信号不能通过的电子装置。低通滤波器按照设计分类主要有巴特沃斯滤波器和切比雪夫滤波器。低通滤波器最常见的是Sallen Key 滤波器，它只需要一个运放，低通滤波器的目的是将从D/A输出的非平滑信号变得平滑。5、 FPGA技术简介 FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。6、FPGA设计模块划分 整个设计有一个顶层模块，按照功能要求划分为三个功能模块，其中第二个模块是DDS的核心模块，比较复杂，其内部又划分为四个模块，如图2所示；DDS波形发生器的FPGA的电路设计主要是用FPFA设计DDS的核心部分，即相位加法器，控制字寄存器，N位累加器，波形寄存器。图2FPGA设计模块流程图7、 FPGA设计流程 FPGA是一类高集成度的可编程逻辑器件，起源于美国的Xilinx公司，1985年该公司推出了世界上第一块FPGA芯片。在这二十年的发展过程中，FPGA的硬件体系结构和软件开发工具都在不断的完善，日趋成熟。 FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行所需逻辑功能的设计，缩短设计周期，提高设计质量。一个完整的FPGA设计流程包括电路设计与输入、功能仿真、综合后仿真、实现、布线后仿真和下板调试等主要步骤，如下图3所示。 开始 Y N电路设计与输入 功能仿真正确否 N Y原理问题综合优化问题综合优化 Y 综合仿真正确否 布局布线问题？ N N 实现过程时序仿真正确否 N Y 烧写芯片，在线调试结束图3 FPGA设计流程图8、 课题研究的意义 波形发生器即通常所说的信号发生器是一种常用的信号源，广泛应用于通信、雷达、测控、电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的电子仪器之一，几乎所有电子参量的测量都要用到波形发生器。综上，无论是在生产还是在科研教学上，波形发生器都是电子工程师信号仿真实验的最佳工具，随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。而传统波形发生器采用专用芯片，成本高，控制方式不灵活，已经越来越不能满足现代电子测量的需求，正逐步退出历史舞台，可见，为适应现代电子技术的不断发展和市场要求，研究制作高性能的任意波形发生器十分有必要，而且意义重大。基于FPGA的DDS波形发生器，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。目前我国已经开始研制波形发生器，并获得了可喜的成果，但总的来说，我国波形发生器的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。