触发器和时序逻辑电路设计 (2)优秀课件.ppt

触发器和时序逻辑电路设计第1页，本讲稿共99页培训内容培训内容 重点掌握各种典型电子电路的功能、重点掌握各种典型电子电路的功能、工作原理、性能指标和分析方法。工作原理、性能指标和分析方法。1、掌握典型组合逻辑电路的分析和、掌握典型组合逻辑电路的分析和设计方法设计方法 2、掌握典型时序逻辑电路的分析与、掌握典型时序逻辑电路的分析与设计方法设计方法 3、集成、集成555定时器应用与电路设计定时器应用与电路设计第2页，本讲稿共99页第一节第一节第一节第一节 触发器触发器触发器触发器第二节第二节第二节第二节 时序逻辑电路的分析与设计方法时序逻辑电路的分析与设计方法时序逻辑电路的分析与设计方法时序逻辑电路的分析与设计方法第三节第三节第三节第三节 计数器计数器计数器计数器第四节第四节第四节第四节 寄存器寄存器寄存器寄存器退出退出退出退出第第3 3章章 时序逻辑电路的分析与设计时序逻辑电路的分析与设计第3页，本讲稿共99页基本基本基本基本RSRS触发器触发器触发器触发器一、同步触发器一、同步触发器一、同步触发器一、同步触发器二、主从触发器二、主从触发器二、主从触发器二、主从触发器退出退出退出退出三、边沿触发器三、边沿触发器三、边沿触发器三、边沿触发器四、不同类型触发器间的转换四、不同类型触发器间的转换四、不同类型触发器间的转换四、不同类型触发器间的转换第一节第一节 触发器触发器第4页，本讲稿共99页触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。第5页，本讲稿共99页一、基本一、基本RS触发器触发器电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态，第6页，本讲稿共99页工作原理工作原理R SQ10010 10R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。第7页，本讲稿共99页0110R SQ0 10R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。1 01第8页，本讲稿共99页1110R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R SQ0 101 011 1不变10第9页，本讲稿共99页0011R SQ1 000 111 1不变0 0不定？R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。第10页，本讲稿共99页特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。第11页，本讲稿共99页次态次态Qn+1的卡诺图的卡诺图特性方程特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式第12页，本讲稿共99页状态图状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。第13页，本讲稿共99页波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许第14页，本讲稿共99页基本基本RS触发器的特点触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。第15页，本讲稿共99页集成基本集成基本RS触发器触发器EN1时工作EN0时禁止1S2S第16页，本讲稿共99页二、同步触发器二、同步触发器1 1、同步、同步RS触发器触发器RSCP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。第17页，本讲稿共99页特特性性表表特性特性方程方程CP=1期间有效期间有效第18页，本讲稿共99页主主要要特特点点波波形形图图（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变第19页，本讲稿共99页2 2、同步、同步JK触发器触发器CP=1期间有效期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：第20页，本讲稿共99页特性表特性表JK=00时不变时不变JK=01时置时置0JK=10时置时置1JK=11时翻转时翻转第21页，本讲稿共99页状状态态图图波波形形图图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。第22页，本讲稿共99页3 3、同步、同步D触发器（触发器（D锁存器）锁存器）CP=1期间有效期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：第23页，本讲稿共99页状状态态图图波波形形图图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。第24页，本讲稿共99页集成同步集成同步D触发器触发器CP1、2CP3、4POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。第25页，本讲稿共99页三、主从触发器三、主从触发器1 1、主从、主从RS触发器触发器工作原理工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。1 10 0第26页，本讲稿共99页0 01 1（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时有效特性特性方程方程第27页，本讲稿共99页逻辑符号逻辑符号电路特点电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。第28页，本讲稿共99页2 2、主从、主从JK触发器触发器代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。第29页，本讲稿共99页特特性性表表时时序序图图第30页，本讲稿共99页电路特点电路特点逻辑符号逻辑符号主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。第31页，本讲稿共99页带清零端和预置端的主带清零端和预置端的主从从JK触发器触发器RD=0，直接置001111001SD=0，直接置110001111第32页，本讲稿共99页带清零端和预置端的主从带清零端和预置端的主从JK触发器的逻辑符号触发器的逻辑符号第33页，本讲稿共99页集成主从集成主从JK触发器触发器低电平有效低电平有效CP下降沿触发第34页，本讲稿共99页与输入主从与输入主从JK触发器的逻辑符号触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。第35页，本讲稿共99页四、边沿触发器四、边沿触发器1 1、边沿、边沿D触发器触发器工作原理工作原理（1）CP0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。第36页，本讲稿共99页下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为：边沿边沿边沿边沿D D触发器没有一次变化问题。触发器没有一次变化问题。触发器没有一次变化问题。触发器没有一次变化问题。第37页，本讲稿共99页逻辑符号逻辑符号第38页，本讲稿共99页集成边沿集成边沿D触发器触发器注意注意注意注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发第39页，本讲稿共99页2 2、边沿、边沿JK触发器触发器CP下降沿时刻有效第40页，本讲稿共99页边沿边沿JK触发器的触发器的逻辑符号逻辑符号边沿边沿JK触发器触发器的特点的特点边沿触发，无一次变化问题。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。第41页，本讲稿共99页集成边沿集成边沿JK触发器触发器74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注注意意第42页，本讲稿共99页五、不同类型触发器之间的转换五、不同类型触发器之间的转换转换步骤：转换步骤：转换步骤：转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：转换方法：转换方法：转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。第43页，本讲稿共99页1 1、将、将JK触发器转换为触发器转换为RS、D、T和和T触发器触发器JK触发器触发器RS触发器触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：第44页，本讲稿共99页比较，得：电路图电路图第45页，本讲稿共99页JK触发器触发器D触发器触发器写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：与JK触发器的特性方程比较，得：电路电路图图第46页，本讲稿共99页JK触发器触发器T触发器触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。特性表特性表逻辑符号逻辑符号第47页，本讲稿共99页T触发器特性方程：与JK触发器的特性方程比较，得：电路电路图图第48页，本讲稿共99页状态状态图图时序时序图图第49页，本讲稿共99页JK触发器触发器T触发器触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。特性表特性表逻辑符号逻辑符号第50页，本讲稿共99页T 触发器特性方程：与JK触发器的特性方程比较，得：电路电路图图变换T触发器的特性方程：第51页，本讲稿共99页状态状态图图时序时序图图第52页，本讲稿共99页2 2、将、将D触发器转换为触发器转换为JK、T和和T触发器触发器D触发器触发器JK触发器触发器第53页，本讲稿共99页D触发器触发器T触发器触发器第54页，本讲稿共99页D触发器触发器T触发器触发器第55页，本讲稿共99页本节小结：触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQnT触发器：Qn+1=Qn同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。第56页，本讲稿共99页触发器的逻辑功能比较具有置0、置1和保持功能的电路，都称为RS触触发器发器。具有置0、置1、保持和翻转功能的电路，都称为JK触发器触发器。具有置0、置1功能的电路，都称为D触发器触发器。具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器触发器。凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器触发器。第57页，本讲稿共99页第二节第二节 时序逻辑电路时序逻辑电路的分析与设计方法的分析与设计方法一、时序逻辑电路概述一、时序逻辑电路概述一、时序逻辑电路概述一、时序逻辑电路概述退出退出退出退出二、时序逻辑电路的分析方法二、时序逻辑电路的分析方法二、时序逻辑电路的分析方法二、时序逻辑电路的分析方法三、时序逻辑电路的设计方法三、时序逻辑电路的设计方法三、时序逻辑电路的设计方法三、时序逻辑电路的设计方法第58页，本讲稿共99页3.2.1 时序逻辑电路概述时序逻辑电路概述1 1、时序电路的特点、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。第59页，本讲稿共99页2 2、时序电路逻辑功能的表示方法、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：输出方程状态方程激励方程第60页，本讲稿共99页3 3、时序电路的分类、时序电路的分类（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。第61页，本讲稿共99页电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状状态图、状态表或时序态表或时序图图判断电路逻判断电路逻辑功能辑功能1235一、时序逻辑电路的分析方法一、时序逻辑电路的分析方法时序电路的分析步骤：时序电路的分析步骤：计算计算4第62页，本讲稿共99页例例时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。同步时序电路的时钟方程可省去不写。驱动方程：1写写方方程程式式第63页，本讲稿共99页2求状态方程求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第64页，本讲稿共99页3计算、列状态表计算、列状态表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100第65页，本讲稿共99页4画状态图、时序图画状态图、时序图状态图状态图第66页，本讲稿共99页5电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。第67页，本讲稿共99页例例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写写方方程程式式第68页，本讲稿共99页2求状态方程求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第69页，本讲稿共99页3计算、列状态表计算、列状态表第70页，本讲稿共99页45电电路路功功能能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画画状状态态图图时时序序图图第71页，本讲稿共99页本节小结：本节小结：时时序序电电路路的的特特点点是是：在在任任何何时时刻刻的的输输出出不不仅仅和和输输入入有有关关，而而且且还还决决定定于于电电路路原原来来的的状状态态。为为了了记记忆忆电电路路的的状状态态，时时序序电电路路必必须须包包含含有有存存储储电电路路。存存储储电电路路通通常常以以触触发发器为基本单元电路构成。器为基本单元电路构成。时时序序电电路路可可分分为为同同步步时时序序电电路路和和异异步步时时序序电电路路两两类类。它它们们的的主主要要区区别别是是，前前者者的的所所有有触触发发器器受受同同一一时时钟钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。脉冲控制，而后者的各触发器则受不同的脉冲源控制。时时序序电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、状状态态方方程程、状状态态表表、卡卡诺诺图图、状状态态图图和和时时序序图图等等6 6种种方方法法来来描描述述，它它们们在在本本质质上是相通的，可以互相转换。上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状态图到时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。逻辑图的转换。第72页，本讲稿共99页第三节第三节 计数器计数器一、二进制计数器一、二进制计数器一、二进制计数器一、二进制计数器退出退出退出退出二、十进制计数器二、十进制计数器二、十进制计数器二、十进制计数器三、三、三、三、N N进制计数器进制计数器进制计数器进制计数器第73页，本讲稿共99页在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器第74页，本讲稿共99页一、二进制计数器一、二进制计数器二进制同步计数器二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：第75页，本讲稿共99页时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。第76页，本讲稿共99页电路图由于没有无效状态，电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程第77页，本讲稿共99页4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。CR=LD=1且CPTCPP=0时，计数器状态保持不变。74LS16374LS163的引脚排列和的引脚排列和的引脚排列和的引脚排列和74LS16174LS161相同，不同之相同，不同之相同，不同之相同，不同之处是处是处是处是74LS16374LS163采用同步清零方式。采用同步清零方式。采用同步清零方式。采用同步清零方式。第78页，本讲稿共99页双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520CR=1时，异步清零。CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。第79页，本讲稿共99页4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。第80页，本讲稿共99页4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。第81页，本讲稿共99页选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。二、十进制计数器二、十进制计数器十进制同步计数器十进制同步计数器状态图输出方程：时钟方程：十进制同步加十进制同步加法计数器法计数器第82页，本讲稿共99页状态方程第83页，本讲稿共99页电路图比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。第84页，本讲稿共99页十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。状态图输出方程：时钟方程：第85页，本讲稿共99页状态方程次态卡诺图第86页，本讲稿共99页比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。电路图第87页，本讲稿共99页 N进制计数器进制计数器1 1、用同步清零端或置数端、用同步清零端或置数端归零构成归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。第88页，本讲稿共99页用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1S12-1S111011（2）求归零逻辑。例例D0D3可随意处理可随意处理D0D3必须都接必须都接0第89页，本讲稿共99页4 4、计数器容量的扩展、计数器容量的扩展异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。100100进制计数器进制计数器进制计数器进制计数器第90页，本讲稿共99页本节小结本节小结：计数器是一种应用十分广泛的时序电路，除用计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组乎无所不在，是任何现代数字系统中不可缺少的组成部分。成部分。计数器计数器可利用触发器和门电路构成。但在实际可利用触发器和门电路构成。但在实际工作中，工作中，主要是利用集成计数器来构成主要是利用集成计数器来构成。在用集成。在用集成计数器构成计数器构成N进制计数器时，需要进制计数器时，需要利用清零端或置数控利用清零端或置数控制端制端，让电路，让电路跳过某些状态跳过某些状态来获得来获得N N进制计数器。进制计数器。第91页，本讲稿共99页P356 维修电工技师培训教材维修电工技师培训教材74.下列集成电路中具有记忆功能的是（下列集成电路中具有记忆功能的是（）。）。a.与非门电路与非门电路 b.或非门电路或非门电路 c.RS触发器触发器75.若将一个频率为若将一个频率为10kHz的矩形波，变换成一个的矩形波，变换成一个1kHz的矩形波，应采用（的矩形波，应采用（）电路。）电路。a.二进制计数器二进制计数器 b.译码器译码器 c.十进制计数器十进制计数器76.多谐振荡器主要是用来产生（多谐振荡器主要是用来产生（）信号。）信号。a.正弦波正弦波 b.矩形波矩形波 c.三角波三角波 d.锯齿波锯齿波77.数字式万用表一般都是采用（数字式万用表一般都是采用（）显示器。）显示器。a.LED数码数码 b.荧光数码荧光数码 c.液晶数码液晶数码 d.气体放电式气体放电式第92页，本讲稿共99页P356 维修电工技师培训教材维修电工技师培训教材74.下列集成电路中具有记忆功能的是（下列集成电路中具有记忆功能的是（c）。）。a.与非门电路与非门电路 b.或非门电路或非门电路 c.RS触发器触发器75.若将一个频率为若将一个频率为10kHz的矩形波，变换成一个的矩形波，变换成一个1kHz的矩形波，应采用（的矩形波，应采用（）电路。）电路。a.二进制计数器二进制计数器 b.译码器译码器 c.十进制计数器十进制计数器76.多谐振荡器主要是用来产生（多谐振荡器主要是用来产生（）信号。）信号。a.正弦波正弦波 b.矩形波矩形波 c.三角波三角波 d.锯齿波锯齿波77.数字式万用表一般都是采用（数字式万用表一般都是采用（）显示器。）显示器。a.LED数码数码 b.荧光数码荧光数码 c.液晶数码液晶数码 d.气体放电式气体放电式第93页，本讲稿共99页P356 维修电工技师培训教材维修电工技师培训教材74.下列集成电路中具有记忆功能的是（下列集成电路中具有记忆功能的是（c）。）。a.与非门电路与非门电路 b.或非门电路或非门电路 c.RS触发器触发器75.若将一个频率为若将一个频率为10kHz的矩形波，变换成一个的矩形波，变换成一个1kHz的矩形波，应采用（的矩形波，应采用（c）电路。）电路。a.二进制计数器二进制计数器 b.译码器译码器 c.十进制计数器十进制计数器76.多谐振荡器主要是用来产生（多谐振荡器主要是用来产生（）信号。）信号。a.正弦波正弦波 b.矩形波矩形波 c.三角波三角波 d.锯齿波锯齿波77.数字式万用表一般都是采用（数字式万用表一般都是采用（）显示器。）显示器。a.LED数码数码 b.荧光数码荧光数码 c.液晶数码液晶数码 d.气体放电式气体放电式第94页，本讲稿共99页P356 维修电工技师培训教材维修电工技师培训教材74.下列集成电路中具有记忆功能的是（下列集成电路中具有记忆功能的是（c）。）。a.与非门电路与非门电路 b.或非门电路或非门电路 c.RS触发器触发器75.若将一个频率为若将一个频率为10kHz的矩形波，变换成一个的矩形波，变换成一个1kHz的矩形波，应采用（的矩形波，应采用（c）电路。）电路。a.二进制计数器二进制计数器 b.译码器译码器 c.十进制计数器十进制计数器76.多谐振荡器主要是用来产生（多谐振荡器主要是用来产生（b）信号。）信号。a.正弦波正弦波 b.矩形波矩形波 c.三角波三角波 d.锯齿波锯齿波77.数字式万用表一般都是采用（数字式万用表一般都是采用（）显示器。）显示器。a.LED数码数码 b.荧光数码荧光数码 c.液晶数码液晶数码 d.气体放电式气体放电式第95页，本讲稿共99页P356 维修电工技师培训教材维修电工技师培训教材74.下列集成电路中具有记忆功能的是（下列集成电路中具有记忆功能的是（c）。）。a.与非门电路与非门电路 b.或非门电路或非门电路 c.RS触发器触发器75.若将一个频率为若将一个频率为10kHz的矩形波，变换成一个的矩形波，变换成一个1kHz的矩形波，应采用（的矩形波，应采用（c）电路。）电路。a.二进制计数器二进制计数器 b.译码器译码器 c.十进制计数器十进制计数器76.多谐振荡器主要是用来产生（多谐振荡器主要是用来产生（b）信号。）信号。a.正弦波正弦波 b.矩形波矩形波 c.三角波三角波 d.锯齿波锯齿波77.数字式万用表一般都是采用（数字式万用表一般都是采用（c）显示器。）显示器。a.LED数码数码 b.荧光数码荧光数码 c.液晶数码液晶数码 d.气体放电式气体放电式第96页，本讲稿共99页在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。第四节第四节 寄存器寄存器第97页，本讲稿共99页基本寄存器基本寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：第98页，本讲稿共99页本节小结：本节小结：寄寄存存器器是是用用来来存存放放二二进进制制数数据据或或代代码码的的电电路路，是是一一种种基基本本时时序序电电路路。任任何何现现代代数数字字系系统统都都必必须须把把需需要要处理的数据和代码先寄存起来，以便随时取用。处理的数据和代码先寄存起来，以便随时取用。寄寄存存器器分分为为基基本本寄寄存存器器和和移移位位寄寄存存器器两两大大类类。基基本本寄寄存存器器的的数数据据只只能能并并行行输输入入、并并行行输输出出。移移位位寄寄存存器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移，数数据据可可以以并并行行输输入入、并并行行输输出出，串串行行输输入入、串串行行输输出出，并并行行输输入入、串行输出，串行输入、并行输出。串行输出，串行输入、并行输出。寄寄存存器器的的应应用用很很广广，特特别别是是移移位位寄寄存存器器，不不仅仅可可将将串串行行数数码码转转换换成成并并行行数数码码，或或将将并并行行数数码码转转换换成成串串行行数数码码，还还可可以以很很方方便便地地构构成成移移位位寄寄存存器器型型计计数数器器和和顺顺序序脉脉冲冲发发生生器等电路。器等电路。第99页，本讲稿共99页