嵌入式第五章精.ppt

嵌入式第五章第1页，本讲稿共24页5.1 DSP电源电路电源电路 DSPDSP应用系统一般是一个多电源系统，通常包含应用系统一般是一个多电源系统，通常包含5V5V和和3.3V3.3V两两种电源。这是因为多数种电源。这是因为多数DSPDSP芯片是采用芯片是采用3.3V3.3V来供电的，而许多外围接来供电的，而许多外围接口芯片是采用口芯片是采用5V5V供电。供电。对于多电源供电系统，一般采用对于多电源供电系统，一般采用5V5V电源供电，对于其他数量级的电电源供电，对于其他数量级的电源可经电压变换得到。源可经电压变换得到。5V5V电源可经外部的开关电源直接得到，或者电源可经外部的开关电源直接得到，或者将将220V220V交流电经整流、滤波、稳压后得到。一般来讲，这样得到的交流电经整流、滤波、稳压后得到。一般来讲，这样得到的5V5V电源的带负载能力较强，但纹波较大，很难直接应用到电源的带负载能力较强，但纹波较大，很难直接应用到DSPDSP系统系统中。为此，一般要经过中。为此，一般要经过DC/DCDC/DC变换或隔离处理。下图给出了几种完变换或隔离处理。下图给出了几种完成此类功能的芯片及其典型电路的连接方法。有关芯片的主要参成此类功能的芯片及其典型电路的连接方法。有关芯片的主要参数见表。数见表。退出退出第2页，本讲稿共24页退出退出第3页，本讲稿共24页退出退出第4页，本讲稿共24页DC/DCDC/DC芯片的主要参数芯片的主要参数 型型 号号功功 能能输入电压输入电压(V)(V)输出电压输出电压(V)(V)输入电流输入电流(mA)(mA)输出电流输出电流(mA)(mA)最大最大值值典型典型值值MAX877开关型升开关型升/降压降压1.8650.310.22240MAX777/778/779开关型升压开关型升压165/35/3或或3.3/3.3/可调可调0.310.22300MAX639/640/653开关型降压开关型降压411.55/3.3/35/3.3/3可可调调0.020.01225MAX738A/744A开关型降压开关型降压616531.7750MAX878开关型升开关型升/降压降压1.863.3/30.310.22240MAX748开关型降压开关型降压3.3163.331.7750MAX651/649/652开关型降压开关型降压416.53.3/30.10.082000TPS7333Q开关型降压开关型降压53.3500退出退出第5页，本讲稿共24页 对于需同时产生对于需同时产生3.3V3.3V和和1.8V1.8V的电源，可采用图的电源，可采用图5-35-3所示的所示的TITI公司公司的的TPS767D318TPS767D318电路。该芯片属于线性降压型电路。该芯片属于线性降压型DC/DCDC/DC变换电路，由变换电路，由5V5V可同时可同时产生两种不同的电压产生两种不同的电压(3.3V(3.3V、1.8V1.8V或或2.5V)2.5V)，其最大输出电流，其最大输出电流1000mA1000mA，可同时驱动一片可同时驱动一片DSPDSP和少量外围电路。和少量外围电路。退出退出第6页，本讲稿共24页 另外，在设计另外，在设计PCBPCB板时，对于模拟电源板时，对于模拟电源(VDD)(VDD)和数字电源和数字电源(VCC)(VCC)、模拟地模拟地(AGND)(AGND)和数字地和数字地(DGND)(DGND)应分开走线，建议使用专门的电源和应分开走线，建议使用专门的电源和地线布线，且电源和地线要尽可能地宽，并且在主干线上要放置大地线布线，且电源和地线要尽可能地宽，并且在主干线上要放置大小不等的滤波电容小不等的滤波电容(50-100F)(50-100F)，以滤除多种不同频率的噪声。在电，以滤除多种不同频率的噪声。在电源和地线的支线上和器件附近，也要安排一些小电容源和地线的支线上和器件附近，也要安排一些小电容(0.01-0.1F)(0.01-0.1F)。退出退出第7页，本讲稿共24页5.2、晶振、锁相环及复位电路、晶振、锁相环及复位电路5.2.1 5.2.1 晶振电路晶振电路 DSPDSP所需的晶振一般有两种：有源晶振和无源晶振。其中有源晶所需的晶振一般有两种：有源晶振和无源晶振。其中有源晶振有四个引脚，无源晶振有两个引脚。振有四个引脚，无源晶振有两个引脚。有源晶振按供电方式的不同又可分为有源晶振按供电方式的不同又可分为5V5V和和3.3V3.3V两种。图示两种。图示的接法为的接法为3.3V3.3V供电方式，使用供电方式，使用3.3V3.3V供电晶振的主要优点是电路连供电晶振的主要优点是电路连接比较简单，可以直接连接到接比较简单，可以直接连接到DSPDSP的的XTAL1XTAL1的引脚上的引脚上(DSP(DSP外围电压是外围电压是3.3V)3.3V)。退出退出第8页，本讲稿共24页 采用采用5V5V供电方式的有源晶振时，需在它的输出端进行电平转换。有供电方式的有源晶振时，需在它的输出端进行电平转换。有源晶振驱动能力较强，输出频率范围也较宽源晶振驱动能力较强，输出频率范围也较宽(1Hz-400MHz)(1Hz-400MHz)，因此在设计，因此在设计DSPDSP系统时经常采用。系统时经常采用。使用无源晶振的优点是价格便宜，但它的驱动能力比较差，一般不使用无源晶振的优点是价格便宜，但它的驱动能力比较差，一般不能提供多个器件共享，而且它可提供的频率范围也比较小能提供多个器件共享，而且它可提供的频率范围也比较小(一般在一般在20kHz-60MHz)20kHz-60MHz)。图。图5-45-4所示的无源晶振所接的电容典型值为所示的无源晶振所接的电容典型值为20-30pF20-30pF。退出退出第9页，本讲稿共24页5.2.2 5.2.2 锁相环电路锁相环电路 TMS320LF2407ATMS320LF2407A内部具有锁相环内部具有锁相环(PLL)(PLL)电路，可将一个较低的外部电路，可将一个较低的外部时钟在芯片内部实现倍频，这对于整个电路板的电磁兼容性是很有时钟在芯片内部实现倍频，这对于整个电路板的电磁兼容性是很有好处的，因为外部只需使用较低频率的晶振，避免了外部电路的时好处的，因为外部只需使用较低频率的晶振，避免了外部电路的时钟干扰，同时也避免了高频时钟干扰电路板上的其他电路。钟干扰，同时也避免了高频时钟干扰电路板上的其他电路。TMS320LF2407A TMS320LF2407A的的PLLPLL模块使用外部滤波电路回路来抑制信号模块使用外部滤波电路回路来抑制信号抖动和电磁干扰，使信号抖动和干扰影响最小。抖动和电磁干扰，使信号抖动和干扰影响最小。在设计在设计PCBPCB板时，所有板时，所有连接连接PLLPLL的导线必须尽可能的的导线必须尽可能的短。短。退出退出第10页，本讲稿共24页5.2.35.2.3复位电路复位电路 TMS320LF2407ATMS320LF2407A内部带有上电复位电路，可以直接在内部带有上电复位电路，可以直接在RSRS复位引脚外复位引脚外接一个上拉电阻即可，这对于简化外围电路、减少接一个上拉电阻即可，这对于简化外围电路、减少PCBPCB板的尺寸是很有板的尺寸是很有用处的。但是为了调试方便经常采用图示的手动复位电路，在调试时可方便用处的。但是为了调试方便经常采用图示的手动复位电路，在调试时可方便地进行手动复位。地进行手动复位。退出退出第11页，本讲稿共24页5.3 电平转换接口电路电平转换接口电路 随着便携式数字电子产品的迅速发展，要求使用体积小、功耗低的器随着便携式数字电子产品的迅速发展，要求使用体积小、功耗低的器件来构成电路，因此，现在许多集成电路的工作电压已经从件来构成电路，因此，现在许多集成电路的工作电压已经从5V5V降低到降低到3.3V3.3V，但在许多场合仍在用，但在许多场合仍在用5V5V供电的逻辑器件，因此许多设计是供电的逻辑器件，因此许多设计是5V5V和和+3.3V+3.3V逻辑器件共存，而且不同的电源电压在同一逻辑器件共存，而且不同的电源电压在同一PCBPCB中混用。随着更中混用。随着更低电压标准的引入，混合电压的系统将会在很长时间内存在。低电压标准的引入，混合电压的系统将会在很长时间内存在。TMS320LF2407ATMS320LF2407A等新一代等新一代DSPDSP芯片的芯片的I/OI/O工作电压是工作电压是3.3V3.3V，因此，其，因此，其I/OI/O电平也是电平也是3.3V3.3V。在设计。在设计DSPDSP系统时，除了系统时，除了DSPDSP芯片外，必须设计芯片外，必须设计DSPDSP芯片芯片与其他外围芯片的接口，如果外围芯片的工作电压也是与其他外围芯片的接口，如果外围芯片的工作电压也是3.3V3.3V，那么就可以，那么就可以直接连接。但是，由于现有的很多外围芯片的工作电压是直接连接。但是，由于现有的很多外围芯片的工作电压是5V5V，因此就，因此就存在一个如何将存在一个如何将3.3VDSP3.3VDSP芯片与这些芯片与这些+5V+5V供电芯片的可靠连接问题。供电芯片的可靠连接问题。退出退出第12页，本讲稿共24页 对于对于3.3V3.3V低电压低电压DSPDSP器件来讲，其引脚信号高低电平的门限值器件来讲，其引脚信号高低电平的门限值与普通与普通TTLTTL门限相同，故门限相同，故DSPDSP的输出信号可以直接驱动的输出信号可以直接驱动5V5V外围器件的输外围器件的输入，不需附加电平转换电路；另外，由于入，不需附加电平转换电路；另外，由于DSPDSP引脚允许输入信号电压的引脚允许输入信号电压的范围是范围是03.6V03.6V，不可以承受，不可以承受5V5V的输入信号电压，因此，在的输入信号电压，因此，在DSPDSP与外与外围器件之间应进行电平转换。围器件之间应进行电平转换。退出退出第13页，本讲稿共24页 74LVC24574LVC245的输入端可承受的输入端可承受5.5V5.5V信号，其输出信号的电平为信号，其输出信号的电平为3.3V3.3V，与其功能类似的芯片还有与其功能类似的芯片还有74LVC424574LVC4245、74LVC1624574LVC16245等。等。输输 入入功功 能能DIRDIRL LL L数据从数据从B B口到口到A A口传送口传送L LH H数据从数据从A A口到口到B B口传送口传送H HX X隔离状态隔离状态 除了上述电平转换方法外，还可采用双电压工作的除了上述电平转换方法外，还可采用双电压工作的CPLDCPLD可编程器可编程器件实现电平之间的转换。件实现电平之间的转换。对于对于CMOSCMOS电平的外围器件，必须采用专门的转换芯片。电平的外围器件，必须采用专门的转换芯片。退出退出第14页，本讲稿共24页 以上介绍的转换器件不但起到了电平转换作用，同时也起到了驱动的以上介绍的转换器件不但起到了电平转换作用，同时也起到了驱动的作用。对于传输速率较低的数字信号，也可以考虑通过光电隔离的方法来作用。对于传输速率较低的数字信号，也可以考虑通过光电隔离的方法来实现。实现。退出退出第15页，本讲稿共24页5.4 JTAG接口电路设计接口电路设计 同其他的单片机应用系统一样，一个完整的同其他的单片机应用系统一样，一个完整的DSPDSP应用系统必须具有应用系统必须具有仿真器的标准接口，仿真器的标准接口，PCPC通过这个接口可以进行程序的调试和下载。通过这个接口可以进行程序的调试和下载。仿真器和仿真器和JTAGJTAG的连线可以购买，用户只需清楚的连线可以购买，用户只需清楚JTAGJTAG接口的各个引脚接口的各个引脚的定义便可在应用板上设计自己的的定义便可在应用板上设计自己的JTAGJTAG接口。接口。需注意的是，需注意的是，JTAGJTAG接口引接口引脚的定义顺序不同于一般的集脚的定义顺序不同于一般的集成芯片引脚的逆时针顺序，而成芯片引脚的逆时针顺序，而是从上到下、左右交替排列。是从上到下、左右交替排列。退出退出第16页，本讲稿共24页 JTAG JTAG接口与应用板中接口与应用板中DSPDSP芯片连接的原理图芯片连接的原理图 如下：如下：1)1)要求安装仿要求安装仿真器的计算机与真器的计算机与DSPDSP应用系统可靠接应用系统可靠接地；地；2)2)禁止带电插拔禁止带电插拔JTAGJTAG接头；接头；3)3)正确的操作顺序是：先退出计算机系统的仿真窗口，然后再将正确的操作顺序是：先退出计算机系统的仿真窗口，然后再将DSPDSP应用板断电，否则可能出现仿真器不能正常运行的情况。应用板断电，否则可能出现仿真器不能正常运行的情况。注意以下几注意以下几点点 问题：问题：退出退出第17页，本讲稿共24页5.5 DAC接口电路接口电路5.5.15.5.1串行串行D/AD/A接口接口 由于由于DSPDSP内部包含有串行外设接口内部包含有串行外设接口SPISPI模块，且模块，且SPISPI的外部连线较的外部连线较少、速度较快，因此在应用系统中的少、速度较快，因此在应用系统中的SPISPI没有用作其他目的的情况下，没有用作其他目的的情况下，可以配合具有可以配合具有SPISPI接口的外部器件进行接口的外部器件进行D/AD/A转换。转换。目前，具有目前，具有SPISPI接口的外部器件较多，如接口的外部器件较多，如LEDLED驱动、驱动、A/DA/D转换、转换、D/AD/A转换等芯片，其中，转换等芯片，其中，MAX5121MAX5121就是适合于就是适合于SPISPI通信的通信的D/AD/A转换芯转换芯片，有关片，有关MAX5121MAX5121与与DSPDSP芯片的连接及应用可参考第四章的有关内芯片的连接及应用可参考第四章的有关内容。容。退出退出第18页，本讲稿共24页5.5.25.5.2并行并行D/AD/A接口接口 DSP DSP对并行对并行DACDAC芯片的访问形式是只写不读。以下介绍芯片的访问形式是只写不读。以下介绍DSPDSP与与AD7837AD7837的接口方法。的接口方法。AD7837AD7837为为1212位双通道位双通道(A(A和和B)B)的的DACDAC，其数据线只有，其数据线只有8 8位，低位，低8 8位和高位和高4 4位数据线复用，对于每个位数据线复用，对于每个DACDAC，完成一次转换操作的过程是：先将，完成一次转换操作的过程是：先将待转换的低待转换的低8 8位数据送到位数据送到AD7837AD7837，然后，再写高，然后，再写高4 4位，最后，通过位，最后，通过I/OI/O引脚输出一个转换锁存信号到引脚输出一个转换锁存信号到AD7837AD7837的引脚，从而启动的引脚，从而启动D/AD/A转换。地址转换。地址信号信号A0A0和和A1A1用来选择用来选择AD7837AD7837中的中的A A或或B B转换器。转换器。退出退出第19页，本讲稿共24页5.6 SRAM接口电路接口电路 SRAMSRAM是是DSPDSP最常用的外围存储设备，它具有接口简单、读写速最常用的外围存储设备，它具有接口简单、读写速度快等优点。常用的度快等优点。常用的SRAMSRAM有有IDT7128IDT7128、CY7C1024CY7C1024、CY7C1021CY7C1021等。等。退出退出第20页，本讲稿共24页 CY7C1021 CY7C1021是是1616位高性能位高性能CMOSCMOS静态静态RAMRAM，对其基本操作有两种情，对其基本操作有两种情况：况：1)1)当输入信号当输入信号 和和 同时为低电平时，选通该芯片的同时为低电平时，选通该芯片的写功能。当低字节使能位写功能。当低字节使能位 变低时，选通低变低时，选通低8 8位数据端口，位数据端口，即来自即来自I/OI/O引脚引脚I/O8-I/O1I/O8-I/O1的数据被写入到地址引脚的数据被写入到地址引脚A15-A0A15-A0所所指定的位置；当指定的位置；当 变低时，选通高变低时，选通高8 8位数据端口，即来自位数据端口，即来自I/OI/O引脚引脚I/O16-I/O9I/O16-I/O9的数据被写入到地址引脚的数据被写入到地址引脚A15-0A15-0所指定的所指定的位置。位置。2)2)当输入信号当输入信号 和和 为低电平、同时迫使为低电平、同时迫使 变高电平变高电平时，选通该芯片的读功能。当低字节使能位时，选通该芯片的读功能。当低字节使能位 变低时，存变低时，存储器中指定位置中的数据将出现在储器中指定位置中的数据将出现在I/OI/O引脚引脚I/O8-I/O1I/O8-I/O1上；如上；如果高字节使能位果高字节使能位 变低时，指定的高变低时，指定的高8 8位数据出现在位数据出现在I/OI/O引引脚脚I/O16-I/O9I/O16-I/O9上。上。退出退出第21页，本讲稿共24页CY7C1021CY7C1021功能表功能表 选择，输出禁止选择，输出禁止高阻高阻高阻高阻H HH HL L选择，输出禁止选择，输出禁止高阻高阻高阻高阻H HH HL L写高写高8 8位位数据输入数据输入高阻高阻L LH H写低写低8 8位位高阻高阻数据输入数据输入H HL L写所有位写所有位数据输入数据输入数据输入数据输入L LL LL LL L读高读高8 8位位数据输出数据输出高阻高阻L LH H读低读低8 8位位高阻高阻数据输出数据输出H HL L读所有位读所有位数据输出数据输出数据输出数据输出L LL LH HL LL L掉电掉电高阻高阻高阻高阻H H模式模式I/O16-I/O9I/O16-I/O9I/O8-I/O1I/O8-I/O1退出退出第22页，本讲稿共24页 图示给出了图示给出了CY7C1021CY7C1021与与DSPDSP的一种接口电路。从图中可以看出，每次读、的一种接口电路。从图中可以看出，每次读、写操作的是整个写操作的是整个1616位数据，不分高低字节。通过译码电路将位数据，不分高低字节。通过译码电路将64KB64KB的的SRAMSRAM空空间分为两个地址空间间分为两个地址空间(由地址的最高位由地址的最高位A15A15的值决定的值决定)，即数据区和程序区，即数据区和程序区，具体区间的划分由用户的译码方法决定，利用具体区间的划分由用户的译码方法决定，利用DSPDSP可方便地对可方便地对CY7C1021CY7C1021进行读写操作。进行读写操作。退出退出第23页，本讲稿共24页思考题与习题1)采用全比较电路,编程序产生对称PWM波形(T1)PWM1-6。2)采用空间矢量状态机,编程序产生SVPWM波形。3)编程检测从QEP输入的脉冲(用T2)。4)编程检测检测模拟量ADC5,ADC6。5)SCI串行通信编程。6)C24x DSP的中断是如何组织的？第24页，本讲稿共24页