第5章门电路和组合逻辑电路完整版-1.ppt

（2-1）第第5章章 门电路和组合逻辑电路门电路和组合逻辑电路5.1 概述概述5.2 半导体二极管和三级管的开关作用半导体二极管和三级管的开关作用5.3 基本逻辑门电路基本逻辑门电路5.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计5.5 常用的组合逻辑电路常用的组合逻辑电路5.6 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象（2-2）5.1 概述概述用以实现基本逻辑运算或复合逻辑运算的单元电用以实现基本逻辑运算或复合逻辑运算的单元电路，称为路，称为门电路门电路。常用的门电路有：常用的门电路有：与门、或门、非门、与非门、与门、或门、非门、与非门、或非门、与或非门、异或门、同或门等等。或非门、与或非门、异或门、同或门等等。（2-3）在电子电路中，用高、低电平分别表示逻辑在电子电路中，用高、低电平分别表示逻辑1和和0两种逻辑状态。两种逻辑状态。正逻辑正逻辑：高电平表示：高电平表示“1”，低电平表示，低电平表示“0”负逻辑负逻辑：高电平表示：高电平表示“0”，低电平表示，低电平表示“1”在本书中，采用的是正逻辑。在本书中，采用的是正逻辑。（2-4）获得高低电平的基本原理：获得高低电平的基本原理：ViVo+UCCRS输输入入信信号号输输出出信信号号开关开关S打开，打开，Vo=+UCC，输出输出高电平高电平；开关开关S闭合，闭合，Vo=0，输出输出低电平低电平；在电子电路中，开关在电子电路中，开关S是用半导体二极管或三极是用半导体二极管或三极管实现的管实现的二极管或三极管的开关作用二极管或三极管的开关作用。输入信号输入信号Vi 控制控制开关开关S 的状态的状态（2-5）5.2 半导体二极管和三极管的开关作用半导体二极管和三极管的开关作用5.2.1 半导体二极管的开关作用半导体二极管的开关作用二极管的单向导电性二极管的单向导电性，即外加正向电压时二极管导，即外加正向电压时二极管导通，外加反向电压时二极管截止。通，外加反向电压时二极管截止。相当于一个相当于一个受外加电压极性控制的开关。受外加电压极性控制的开关。（2-6）5.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性5.2.1 半导体二极管的开关作用半导体二极管的开关作用二极管的单向导电性二极管的单向导电性，即外加正向电压时二极管导，即外加正向电压时二极管导通，外加反向电压时二极管截止。通，外加反向电压时二极管截止。相当于一个相当于一个受外加电压极性控制的开关。受外加电压极性控制的开关。（2-7）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQUCC1 1、放大状态、放大状态发射结正偏，集电结反偏。发射结正偏，集电结反偏。5.2.2 晶体管的开关作用晶体管的开关作用（2-8）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQUCCQ1静态工作点静态工作点Q Q上升，上升到上升，上升到Q Q1 1时，晶体管进入饱和状态。时，晶体管进入饱和状态。晶体管失去了电流放大作用。晶体管失去了电流放大作用。2 2、饱和状态、饱和状态5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-9）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQUCCQ12 2、饱和状态、饱和状态集电结正向偏置集电结正向偏置5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-10）RBEBRCTIBICUCE+UCC饱和状态的特征饱和状态的特征：晶体管饱和状态的开关作用晶体管饱和状态的开关作用：当晶体管饱和时，当晶体管饱和时，U UCE(sat)CE(sat)00，发射极与集电极，发射极与集电极之间如同一个之间如同一个开关接通开关接通，其间电阻很小。，其间电阻很小。5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-11）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQUCCQ1静态工作点静态工作点Q Q下降，下降到下降，下降到Q Q2 2时，晶体管进入截止状态。时，晶体管进入截止状态。3 3、截止状态、截止状态Q25.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-12）RBEBRCTIBICUCE+UCCIC(mA )1234UCE(V)36912IB=020 A40 A60 A80 A100 AQUCCQ1Q2晶体管截止状态的开关作用晶体管截止状态的开关作用：当晶体管截止时，当晶体管截止时，I IC C00，发射极与集电极之间，发射极与集电极之间如同一个如同一个开关断开开关断开，其间电阻很大。，其间电阻很大。5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-13）R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性：三极管的开关特性：5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-14）总结总结：数字电路就是利用晶体管的开关作用进行数字电路就是利用晶体管的开关作用进行工作的。晶体管时而从截止跃变到饱和，工作的。晶体管时而从截止跃变到饱和，时而从饱和跃变到截止；不是工作在饱和时而从饱和跃变到截止；不是工作在饱和状态，就是工作在截止状态，只是在饱和状态，就是工作在截止状态，只是在饱和和截止两种工作状态转换的瞬间才经过放和截止两种工作状态转换的瞬间才经过放大状态。大状态。5.2.2 半导体三极管的开关特性半导体三极管的开关特性（2-15）5.3 基本逻辑门电路基本逻辑门电路在电子电路中，逻辑门电路是由半导体二极管或在电子电路中，逻辑门电路是由半导体二极管或三极管实现的，在逻辑门电路中，有分立元件电三极管实现的，在逻辑门电路中，有分立元件电路，也有集成门电路。路，也有集成门电路。（2-16）二极管与门二极管与门YDADBAB+12V共有共有2 22 2个逻辑状态个逻辑状态5.3.1 分立元器件分立元器件门电路门电路1、二极管与门电路、二极管与门电路（2-17）二极管与门二极管与门YDADBAB+12V1、二极管与门电路二极管与门电路共有共有2 22 2个逻辑状态个逻辑状态ABY“与与”门图形符号门图形符号（2-18）二极管或门二极管或门YD1D2AB-12V共有共有2 22 2个逻辑状态个逻辑状态2、二极管或门电路二极管或门电路（2-19）二极管或门二极管或门YD1D2AB-12V共有共有2 22 2个逻辑状态个逻辑状态A1BY“或或”门图形符号门图形符号2、二极管或门电路二极管或门电路（2-20）R1R2AY+12V晶体管非门晶体管非门共有共有2 2个逻辑状态个逻辑状态3、晶体管非门电路晶体管非门电路（2-21）共有共有2 2个逻辑状态个逻辑状态A1Y“非非”门图形符号门图形符号3、晶体管非门电路晶体管非门电路R1R2AY+12V晶体管非门晶体管非门（2-22）R1R2Y+12V晶体管晶体管“非非”门门“与非与非”门门全全“1”出出“0”有有“0”出出“1”D1D2AB+12V二极管二极管“与与”门门Y1“与非与非”门图形门图形符号符号ABY4、分立元件复合门电路、分立元件复合门电路与非门电路与非门电路（2-23）R1R2Y+12V晶体管晶体管“非非”门门“或非或非”门门全全“0”出出“1”有有“1”出出“0”“或非或非”门图形门图形符号符号A1BY二极管或门二极管或门YD1D2AB-12V或非门电路或非门电路（2-24）1、体积大、工作不可靠。、体积大、工作不可靠。2、需要不同电源。、需要不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。（2-25）将数字电路中的元、器件和连线制作在将数字电路中的元、器件和连线制作在同一半导体芯片上，制成集成电路。同一半导体芯片上，制成集成电路。与分离元件电路相比，集成电路具有与分离元件电路相比，集成电路具有体体积小、可靠性高、速度快积小、可靠性高、速度快的特点，而且输入、的特点，而且输入、输出电平匹配，所以早已广泛采用。输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为根据电路内部的结构，可分为DTL、TTL、HTL、CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导互补金属氧化物半导体，电压控制的一种放大器件。是组成体，电压控制的一种放大器件。是组成CMOS数字集成电路的基本单元。）集成门数字集成电路的基本单元。）集成门电路。电路。5.3.2 TTL集成集成门电路门电路（2-26）1、TTL“与非与非”门电路门电路多发射极多发射极晶体管晶体管二极管二极管“与与”门门ABYC+5VYR4R2R1T2R3R5T3T4T1T5B1C1ABCABCB1C1R1+5V（2-27）逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路任意时刻的输出任意时刻的输出仅仅仅取决于仅取决于该时刻的该时刻的输入，与电路原来输入，与电路原来的状态的状态无关无关。任意时刻的输出任意时刻的输出除除与该时刻的输入有与该时刻的输入有关关外外，还与电路原，还与电路原来的状态来的状态有关有关。5.4.1 组合逻辑电路的特点组合逻辑电路的特点5.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计（2-28）5.4.1 组合逻辑电路的特点组合逻辑电路的特点5.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路框图图中表示输入变量，表示输图中表示输入变量，表示输出变量。输出变量与输入变出变量。输出变量与输入变量之间的逻辑关系可以用逻量之间的逻辑关系可以用逻辑函数表示：辑函数表示：（2-29）=1=1A1BCI1SC全加器组合逻辑电路全加器组合逻辑电路该组合逻辑电路有三个输入变量、两个输出变该组合逻辑电路有三个输入变量、两个输出变量，无论任何时刻，只要输入变量量，无论任何时刻，只要输入变量A、B、CI的取值确定了，则输出变量的取值确定了，则输出变量S和和C的取值也随之的取值也随之确定，与电路过去的工作状态无关。确定，与电路过去的工作状态无关。5.4.1 组合逻辑电路的特点组合逻辑电路的特点5.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计（2-30）任何一个组合逻辑电路（逻辑图）都实现一定的任何一个组合逻辑电路（逻辑图）都实现一定的逻辑功能，为了直观地描述其逻辑功能，需要将逻辑功能，为了直观地描述其逻辑功能，需要将其转换为逻辑函数表达式或逻辑真值表的形式。其转换为逻辑函数表达式或逻辑真值表的形式。二、逻辑功能的描述二、逻辑功能的描述=1=1A1BCI1SC全加逻全加逻辑功能辑功能（2-31）1、由给定的逻辑图写出逻辑关系表达式。、由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2、用逻辑代数或卡诺图对逻辑代数进行化简。、用逻辑代数或卡诺图对逻辑代数进行化简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间的输入输出之间的逻辑关系（逻辑逻辑关系（逻辑功能）功能）5.4.2 组合逻辑电路的分析组合逻辑电路的分析（2-32）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。1、由逻辑图写出逻辑式、由逻辑图写出逻辑式方法：从输入端到输出端，依次写出各个门的逻辑式，方法：从输入端到输出端，依次写出各个门的逻辑式，最后写出输出变量最后写出输出变量Y的逻辑式。的逻辑式。ABY&G1&G2&G3&G4XY1Y2（2-33）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式、由逻辑图写出逻辑式G1门：门：G2门：门：G3门：门：G4门：门：对逻辑式进对逻辑式进行化简！行化简！（2-34）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y21、由逻辑图写出逻辑式、由逻辑图写出逻辑式反演律！反演律！（2-35）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表1（2-36）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表11（2-37）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y22、由逻辑式列出逻辑状态表、由逻辑式列出逻辑状态表11其余填其余填“0”！00（2-38）例例1：分析下图的逻辑功能。：分析下图的逻辑功能。ABY&G1&G2&G3&G4XY1Y23、分析逻辑功能、分析逻辑功能11结论结论结论结论：当输入：当输入A A、B B不同为不同为“1 1”或或“0 0”时，输出时，输出为为“1 1”；否则，输出；否则，输出为为“0 0”。“异或异或”门电路门电路00=1（2-39）任务要求任务要求最简单的逻辑电路最简单的逻辑电路分析步骤：分析步骤：5.4.3 组合逻辑电路的设计组合逻辑电路的设计b、定义输入和输出变量的逻辑状态（、定义输入和输出变量的逻辑状态（1和和0）。）。3、选择组成逻辑图的器件类型。、选择组成逻辑图的器件类型。可选用可选用小规模集成门小规模集成门电路电路组成相应的逻辑电路，也可选用组成相应的逻辑电路，也可选用中规模集成的常用逻辑器件中规模集成的常用逻辑器件或或可编程逻辑器件可编程逻辑器件等构成相应的逻辑电路。等构成相应的逻辑电路。2、根据逻辑状态表写出逻辑表达式；、根据逻辑状态表写出逻辑表达式；1、进行逻辑抽象。、进行逻辑抽象。a、确定输入变量和输出变量。、确定输入变量和输出变量。事件的原因为输入变事件的原因为输入变量，事件的结果为输出变量。量，事件的结果为输出变量。c、根据逻辑要求，列逻辑状态表；、根据逻辑要求，列逻辑状态表；（2-40）任务要求任务要求最简单的逻辑电路最简单的逻辑电路b、使用中规模集成的常用组合逻辑电路时，需要将逻、使用中规模集成的常用组合逻辑电路时，需要将逻辑函数变换为适当的形式，以便能用最少的器件辑函数变换为适当的形式，以便能用最少的器件和最简单的连线接成所要求的逻辑电路。和最简单的连线接成所要求的逻辑电路。分析步骤：分析步骤：5、根据化简或变换后的逻辑函数式，画出逻辑图。、根据化简或变换后的逻辑函数式，画出逻辑图。4、将逻辑函数化简成适当的形式。、将逻辑函数化简成适当的形式。a、使用小规模集成的门电路进行设计时，需要将逻、使用小规模集成的门电路进行设计时，需要将逻辑函数化简成最简形式；辑函数化简成最简形式；3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法（2-41）例例：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人有一个按键，如果同意则按下，不同意有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。时指示灯亮，否则不亮。1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。三个按键三个按键A、B、C按下时为按下时为“1”，不按，不按时为时为“0”。输出是。输出是Y，指示灯亮是，指示灯亮是“1”，否则是，否则是“0”。2、根据题意列出逻辑状态表、逻辑式、最根据题意列出逻辑状态表、逻辑式、最终画出逻辑图终画出逻辑图。（2-42）例例：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人有一个按键，如果同意则按下，不同意有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。时指示灯亮，否则不亮。逻辑状态表逻辑状态表1）、根据要求列出逻辑状态表）、根据要求列出逻辑状态表（2-43）例例：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人有一个按键，如果同意则按下，不同意有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。时指示灯亮，否则不亮。2）、根据逻辑状态表写出逻辑表达式）、根据逻辑状态表写出逻辑表达式逻辑状态表逻辑状态表（2-44）例例：设计三人表决电路（：设计三人表决电路（A、B、C）。每人）。每人有一个按键，如果同意则按下，不同意有一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。时指示灯亮，否则不亮。3）、将逻辑表达式化成最简式）、将逻辑表达式化成最简式用卡诺图化简用卡诺图化简ABC0001111001ABBCAC（2-45）4）、根据逻辑表达式画出逻辑图。）、根据逻辑表达式画出逻辑图。B&AB 1Y&C&（2-46）&AB&C&Y若用与非门实现若用与非门实现（2-47）在各种数字系统中，有些逻辑电路（编在各种数字系统中，有些逻辑电路（编码器、译码器、数据选择器、计数器、加码器、译码器、数据选择器、计数器、加法器等等）经常、大量出现，为了使用方法器等等）经常、大量出现，为了使用方便，已经把这些逻辑电路制成了便，已经把这些逻辑电路制成了中、小规中、小规模集成的标准化集成电路产品模集成的标准化集成电路产品，可以直接，可以直接使用，而不用重复设计这些逻辑电路。使用，而不用重复设计这些逻辑电路。下面分别介绍它们的工作原理和使用方下面分别介绍它们的工作原理和使用方法。法。5.5 常用的组合逻辑电路常用的组合逻辑电路（2-48）5.5.1 加法器加法器两个二进制数之间的算术运算无论是加、两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化成若减、乘、除，目前在数字计算机中都是化成若干步加法运算进行。因此，加法器是构成算术干步加法运算进行。因此，加法器是构成算术运算器的基本单元。运算器的基本单元。二进制加法器可以用门电路组成的组合逻二进制加法器可以用门电路组成的组合逻辑电路来实现。辑电路来实现。（2-49）！注意：！注意：二进制的加法运算同逻辑加法运算的含义二进制的加法运算同逻辑加法运算的含义不同。前者是数的运算，而后者是逻辑运不同。前者是数的运算，而后者是逻辑运算。算。二进制加法：二进制加法：1+1=10逻辑加法：逻辑加法：1+1=1（2-50）二进制加法运算二进制加法运算的基本规则的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，）最低位是两个数最低位的相加，不需考虑进位。不需考虑进位。（3）其余各位都是三个数相加，包括）其余各位都是三个数相加，包括加加数、被加数和低位送来的进位数、被加数和低位送来的进位。（4）任何位相加都产生两个结果：）任何位相加都产生两个结果：本本位和、向高位的进位位和、向高位的进位。（2-51）举例：举例：A=1011,B=1001,计算计算A+B1 0 1 11 0 0 1+010110011（2-52）所谓所谓“半加半加”，就是只求本位的和，暂不管低位，就是只求本位的和，暂不管低位送来的进位数。送来的进位数。进位数进位数(C)半加本位半加本位和数和数(S)A+B 半加和半加和0+0=0 00+1=0 11+0=0 11+1=1 0一、一、1 1位加法器位加法器1 1、半加器、半加器（2-53）用组合逻辑电路实现用组合逻辑电路实现“半加半加”ABCS00000101100111101、列出逻辑状态表、列出逻辑状态表2、由逻辑状态表写、由逻辑状态表写出逻辑表达式出逻辑表达式一、一、1 1位加法器位加法器1 1、半加器、半加器（2-54）3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）A 1&B 1&S&1C（2-55）A A、B B同为同为“1 1”或或“0 0”时，时，S=0S=0；否则，；否则，S=1S=1。“异或异或”门门3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）（2-56）ABS=1ABCOSC进位输出进位输出C&3、由逻辑表达式画出逻辑电路图（多用、由逻辑表达式画出逻辑电路图（多用“与非与非”门实现）门实现）（2-57）当多位数相加时，当多位数相加时，半加器半加器可用于最低位求可用于最低位求和，并给出进位数。和，并给出进位数。第二位以上的相加第二位以上的相加则会有则会有两个待加数两个待加数Ai和和Bi，还有一个来自前面低位送来的，还有一个来自前面低位送来的进位数进位数Ci-1。这三个数相加，得出这三个数相加，得出本位和数（全加和数）本位和数（全加和数）Si和和进位数进位数Ci。这种相加就叫。这种相加就叫“全加全加”。2、全加器全加器1 0 1 11 0 0 1+010110011ABCS全加全加半加半加（2-58）Ai、Bi：加数；加数；Ci-1：低位的进位；低位的进位；Si：本位和；本位和；Ci：进位。进位。2、全加器全加器（2-59）2、全加器全加器图形符号图形符号AiBi COSiCiCi-1CI（2-60）分析：分析：Ai+Bi+Ci-1=(Ai+Bi)+Ci-1相加：相加：结论结论：全加器可用两个半加器全加器可用两个半加器和一个和一个“或或”门组成。门组成。半加半加半加半加2、全加器全加器（2-61）分析：分析：Ai+Bi+Ci-1=(Ai+Bi)+Ci-1相加：相加：结论结论：全加器可用两个半加器全加器可用两个半加器和一个和一个“或或”门组成。门组成。半加半加半加半加逻辑图逻辑图AiBi CO COCi-112、全加器全加器（2-62）分析：分析：Ai+Bi+Ci-1=(Ai+Bi)+Ci-1相加：相加：半加半加半加半加逻辑图逻辑图AiBi CO COCi-112、全加器全加器（2-63）二、多位加法器二、多位加法器两个多位数相加时，每一位都是带进位相加的，两个多位数相加时，每一位都是带进位相加的，因而必须用全加器。只要依次将低位全加器的因而必须用全加器。只要依次将低位全加器的进位输出端进位输出端CO接到高位全加器的进位输入端接到高位全加器的进位输入端CI，就可以构成多位加法器了。，就可以构成多位加法器了。（2-64）A0B0CIS0C0COA1B1CIS1C1COA2B2CIS2C2COA3B3CIS3C3CO例：用例：用4个全加器组成一个逻辑电路来实现两个四位个全加器组成一个逻辑电路来实现两个四位数的二进制的加法运算。数的二进制的加法运算。(1101)2+(1011)21101101110101011计算结果：计算结果：1101+1011=11000二、多位加法器二、多位加法器（2-65）说明：说明：这种全加器的任意一位的加法运算，都必这种全加器的任意一位的加法运算，都必须等到低位加法完成送来进位时才能进行。须等到低位加法完成送来进位时才能进行。这种进位方式称为这种进位方式称为串行进位，串行进位，把这种结构把这种结构的电路称为的电路称为串行进位加法器串行进位加法器。串行加法器的缺点是串行加法器的缺点是运算速度慢运算速度慢，但，但电路电路比较简单比较简单，因此在对运算速度要求不高的，因此在对运算速度要求不高的设备中仍比较多用。设备中仍比较多用。二、多位加法器二、多位加法器（2-66）在数字电路中，所谓在数字电路中，所谓编码编码，就是把若干，就是把若干个个0和和1按一定规律编排起来组成不同的代按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号的码（二进制数）来表示某一对象或信号的过程。过程。一位二进制代码有一位二进制代码有0和和1两种，可以表示两种，可以表示两个信号；两位二进制代码有两个信号；两位二进制代码有00、01、10和和11四种，可以表示四种信号；以此类推，四种，可以表示四种信号；以此类推，n位二进制代码就有位二进制代码就有2n个组合，可以表示个组合，可以表示2n个信号个信号。5.5.2 编码器编码器丁丁丁丁 丙丙丙丙 乙乙乙乙 甲甲甲甲问题问题:将将4 4个抢答器的输出信号编为二进制代码，设计一个个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能简单的电路实现此功能这个过程就是编码。这个过程就是编码。F F0 0=A=A3 3+A+A1 1F F1 1=A=A3 3+A+A2 2一、编码器一、编码器A A3 3 A A2 2 A A1 1 A A0 00 0 0 10 0 0 10 0 1 00 0 1 00 1 0 00 1 0 01 0 0 01 0 0 0F F1 1 F F0 00 00 00 10 11 01 01 11 1输输输输 入入入入输出输出输出输出4-2线编码器线编码器 4(=24(=22 2)种情况，需种情况，需种情况，需种情况，需2 2位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；2 2n n种情况，只需要种情况，只需要种情况，只需要种情况，只需要n n位二进制码就能完全表示！位二进制码就能完全表示！位二进制码就能完全表示！位二进制码就能完全表示！2n m8 8(=2(=23 3)种情况，需种情况，需种情况，需种情况，需3 3位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；16 16(=2(=24 4)种情况，需种情况，需种情况，需种情况，需4 4位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；位二进制码就能将所有情况表示；7种情况需几位二进制种情况需几位二进制码表示？码表示？9种呢？种呢？（2-69）目前经常使用的编码器有：目前经常使用的编码器有：普通编码器和优普通编码器和优先编码器先编码器。普通编码器中，任何时刻只允许输入一个编普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。码信号，否则输出将发生混乱。优先编码器中，允许同时输入两个以上的编优先编码器中，允许同时输入两个以上的编码信息。码信息。一、普通编码器一、普通编码器（2-70）二进制编码器是将某种信号的输入编成二进二进制编码器是将某种信号的输入编成二进制代码输出的电路。制代码输出的电路。二进制普通编码器二进制普通编码器（2-71）例：例：将将I0、I1、I2、I3、I4、I5、I6、I7八个输入八个输入信号编成对应的二进制代码输出。信号编成对应的二进制代码输出。1、确定二进制代码的位数、确定二进制代码的位数因为输入有八种信号，所以用因为输入有八种信号，所以用3位二进制代码位二进制代码输出（输出（2n=8，n=3）。这种编码器通常称为）。这种编码器通常称为8/3线编码器。线编码器。3位二进制普位二进制普通编码器通编码器8线线-3线线编编码码器器框图框图（2-72）2、列编码表、列编码表编码表是把待编码的八个信号与对应的二进制代编码表是把待编码的八个信号与对应的二进制代码列成表格。这种对应关系是人为设定的。不唯一。码列成表格。这种对应关系是人为设定的。不唯一。因为普通编码要求每次只能输入一个编码信号，故状因为普通编码要求每次只能输入一个编码信号，故状态表中只能出现这些输入变量的取值组合，其他的取态表中只能出现这些输入变量的取值组合，其他的取值组合是不可能出现的，即它们对应的最小项为无关值组合是不可能出现的，即它们对应的最小项为无关项。项。这组输入变量为约束变量这组输入变量为约束变量。（2-73）3、由编码表写出逻辑表达式、由编码表写出逻辑表达式利用无关项利用无关项化简化简（2-74）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y21Y111Y0I7I6I5I4I3I2I1用与或门实现用与或门实现（2-75）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y2Y1Y0用与非门实现用与非门实现1I11I21I31I41I51I61I7（2-76）4、由逻辑式画出逻辑图、由逻辑式画出逻辑图Y2Y1Y0用与非门实现用与非门实现1I11I21I31I41I51I61I7注意注意：普通编码在任意时刻普通编码在任意时刻只允许一个信号输入。只允许一个信号输入。I1=1，其余为，其余为0时，时，输出：输出：001；I4=1，其余为，其余为0时，时，输出：输出：011；I1 I7全为全为0时时(I0)，输出：输出：000。（2-77）优先编码器中，允许同时输入两个以上的编优先编码器中，允许同时输入两个以上的编码信息。不过在设计优先编码器时已经将所码信息。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的入信号同时出现时，只对其中优先权最高的一个进行编码。一个进行编码。下面对下面对74LS148系列集成系列集成优先二进制编码器优先二进制编码器的的工作原理进行介绍。工作原理进行介绍。二、优先编码器二、优先编码器（2-78）74LS148优先编码器优先编码器有有9个输入和个输入和5个输出，且均以低电平作为有效信号。个输出，且均以低电平作为有效信号。8线线-3线线74LS148优先编码器优先编码器框图框图8线线-3线线74LS148优先编码器优先编码器（2-79）5.5.3 译码器译码器译码和编码的过程相反。编码是指将某译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进按其编码时的原意译成对应的信号或十进制数码（输出）。制数码（输出）。例：例：例：例：一个简单的两位二进制代码的译码器。一个简单的两位二进制代码的译码器。一个简单的两位二进制代码的译码器。一个简单的两位二进制代码的译码器。输入是一组两位二进制代码输入是一组两位二进制代码输入是一组两位二进制代码输入是一组两位二进制代码ABAB，输出是与代码状态相对应的，输出是与代码状态相对应的，输出是与代码状态相对应的，输出是与代码状态相对应的4 4个信号个信号个信号个信号Y Y3 3Y Y2 2Y Y1 1Y Y0 0。输输 入入输输 出出A BY3 Y2 Y1 Y00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 0表表表表4.12 4.12 译码器的真值表译码器的真值表译码器的真值表译码器的真值表 真值表与我们前面学过的什么很相似？真值表与我们前面学过的什么很相似？真值表与我们前面学过的什么很相似？真值表与我们前面学过的什么很相似？你发现了吗？你发现了吗？你发现了吗？你发现了吗？译码器译码器（2-81）一、一、3-8线译码器线译码器3-83-8线译码器是一种全译码器（二进制译码器）。全译线译码器是一种全译码器（二进制译码器）。全译码器的输入是一组二进制代码，输出是一组与输入代码一码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高（低）电平。一对应的高（低）电平。3线线-8线线译译码码器器3线线-8线译码器线译码器框图框图（2-82）一、一、3-8线译码器线译码器根据根据3-83-8线译码器的逻辑功能可以列出它的逻辑真值表线译码器的逻辑功能可以列出它的逻辑真值表 （2-83）一、一、3-8线译码器线译码器根据真值表可以写出逻辑函数式根据真值表可以写出逻辑函数式（2-84）一、一、3-8线译码器线译码器根据逻辑函数式可以画出根据逻辑函数式可以画出3-83-8线译码器的逻辑图线译码器的逻辑图 3-8线译码器的逻辑电路原理图（2-85）74LS138 3线线-8线译码器线译码器74LS138是用是用TTL与非门组成的与非门组成的3线线-8线译码器。线译码器。74LS138 3线线-8线译码器线译码器74LS138 3线线-8线译码器线译码器框图框图1.1.二进制译码器二进制译码器二进制译码器二进制译码器 二进制译码器是把二进制代码的所有组合状态都翻译出二进制译码器是把二进制代码的所有组合状态都翻译出二进制译码器是把二进制代码的所有组合状态都翻译出二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有来的电路。如果输入信号有来的电路。如果输入信号有来的电路。如果输入信号有n n 位二进制代码，输出信号为位二进制代码，输出信号为位二进制代码，输出信号为位二进制代码，输出信号为mm个，个，个，个，mm=2=2n n。74LS138 74LS138二进制译码器。二进制译码器。二进制译码器。二进制译码器。表表表表4.13 74LS1384.13 74LS138译码器功能表译码器功能表译码器功能表译码器功能表输输 入入输输 出出 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 另有三个附加的控制端另有三个附加的控制端另有三个附加的控制端另有三个附加的控制端74LS13874LS138译码器的逻辑符号译码器的逻辑符号译码器的逻辑符号译码器的逻辑符号 在在在在S S1 1=1=1，=0=0时，输出信号时，输出信号时，输出信号时，输出信号 才取决于输入信号才取决于输入信号才取决于输入信号才取决于输入信号A A2 2、A A1 1、A A0 0的组合。的组合。的组合。的组合。当当当当S S1 1=0=0时，无论其他输入信号时，无论其他输入信号时，无论其他输入信号时，无论其他输入信号是什么，输出都是高电平，即无效是什么，输出都是高电平，即无效是什么，输出都是高电平，即无效是什么，输出都是高电平，即无效信号。信号。信号。信号。为高电平时，输出也都是无效信号。为高电平时，输出也都是无效信号。为高电平时，输出也都是无效信号。为高电平时，输出也都是无效信号。三点说明：三点说明：三点说明：三点说明：（2-88）74LS138 3线线-8线译码器线译码器74LS138的逻辑电路图的逻辑电路图74LS138 3-8线译码器的电路原理图（2-89）74LS138 3线线-8线译码器功能表线译码器功能表（2-90）74LS138 3线线-8线译码器功能表线译码器功能表（2-91）二进制代码二进制代码(机器代码机器代码)译码译码特定的输出信号特定的输出信号控制控制数码显示器数码显示器，直观地显示数字量。直观地显示数字量。译码显示系统：译码显示系统：二二-十进十进制数码制数码显示显示译码器译码器数码数码显示器显示器二、显示译码器二、显示译码器（2-92）数码显示器数码显示器结构结构字形重叠式：字形重叠式：分段式：分段式：点矩阵式：点矩阵式：辉光数码管辉光数码管荧光数码管荧光数码管半导体显示器半导体显示器 七段显示器七段显示器液晶显示器液晶显示器数码显示器数码显示器（2-93）常用的：常用的：七段显示器七段显示器 用用七个发光字段七个发光字段来构来构成成 0 9 十个数字。十个数字。abcdefg每个发光字段是一个每个发光字段是一个发发光二极管（光二极管（PN结）：结）：磷砷化镓（磷砷化镓（GaAsP)（2-94）七段显示器：七段显示器：显示显示数字情况数字情况abcdfg0 9 a b c d e f g1 0 1 1 0 0 0 02 1 1 0 1 1 0 1e0 1 1 1 1 1 1 03 1 1 1 1 0 0 14 0 1 1 0 0 1 1 9 1 1 1 1 0 1 18 1 1 1 1 1 1 1（1 1）七段显示译码器）七段显示译码