微机原理与接口技术5.ppt

1微机原理与接口技术第5章 微机的存储系统2第5章 微机的存储系统n5.1 存储器概述n5.2 半导体存储器的基本知识n5.3 微机系统中的主存储器组织n5.4 高速缓冲存储器n5.5 辅助存储器3第5章 微机的存储系统5.1 存储器概述n一个双稳态的半导体电路或磁性材料的存储元均可存储一位二进制代码，这个二进制代码位是存储器中最小的存储单位，称为一个存储位或存储元。n由若干个存储元组成一个存储单元。n由许多存储单元组成一个存储器。有了存储器，计算机就具有记忆能力。n由存放程序和数据的各类存储设备及相关软件构成存储系统。4第5章 微机的存储系统5.1 存储器概述n5.1.1 存储器的分类按存储介质分类磁盘存储器磁带存储器光介质存储器存储器半导体存储器磁表面存储器掩模只读存储器MROM可编程只读存储器PROM可擦除可编程只读存储器EPROM电可擦可编程只读存储器EEPROM快闪存储器Flash Memory随机存储器RAM只读存储器ROM单极型(MOS)半导体存储器双极型(TTL)半导体存储器动态DRAM静态SRAM硬盘软盘5第5章 微机的存储系统5.1 存储器概述n5.1.1 存储器的分类按信息的可保存性分类易失性存储器非易失性存储器磁盘存储器磁带存储器光介质存储器存储器半导体存储器磁表面存储器掩模只读存储器MROM可编程只读存储器PROM可擦除可编程只读存储器EPROM电探险可编程只读存储器EEPROM快闪存储器Flash Memory随机存储器RAM只读存储器ROM单极型(MOS)半导体存储器双极型(TTL)半导体存储器动态DRAM静态SRAM硬盘软盘6第5章 微机的存储系统5.1 存储器概述n5.1.1 存储器的分类按在计算机系统中的作用分类主存储器又称内部存储器，用来存放当前正在使用或者经常使用的程序和数据，CPU可直接对它进行访问。主存由半导体存储器组成，包括ROM和RAM两种类型，其中ROM用于存放系统软件、系统参数或永久性数据，RAM用于存放临时性数据和应用程序，主要采用单极型(MOS)半导体存储器件。辅助存储器又称外部存储器，主要用来存放当前暂时不参加运算的程序和数据，通常CPU不直接访问辅存。高速缓冲存储器(Cache)用于弥补计算机内部各器件之间的速度差异。主要采用双极型(TTL)半导体存储器件。7第5章 微机的存储系统5.1 存储器概述n5.1.2 存储器的主要性能指标存储容量存储器能够存储二进制信息的数量，常用单位：B、KB、MB、GB、TB。计算机可直接寻址的主存容量由地址码位数确定。存储器存取时间和存取速度存储器存取时间又称为存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间，也称为读写时间。存取速度是存取时间的倒数。u磁表面存储器不同于半导体存储器，其数据存取需要磁头的机械运动，因此其操作过程由：磁道定位时间、磁头等待时间、读写时间及传送时间等部分组成，而且定位时间、磁头等待时间都与磁头当前的位置和要存取的数据位置有关，因此通常采用平均值表示。价格/位常用每字节或每MB成本表示，即C=价格/容量可靠性通常用平均无故障工作时间（Mean Time Between Failures，简称MTBF）即两次故障之间的平均时间来衡量。8第5章 微机的存储系统5.1 存储器概述n5.1.3 存储系统的概念存储系统由存放程序和数据的各类存储设备及相关软件构成。应用程序员透明，并且从应用程序员角度看它是一个存储器速度接近最快的那个存储器容量与容量最大的那个存储器相等或接近单位容量的价格接近最便宜的那个存储器高高低低小小大大快快慢慢辅辅存存寄存器缓存主存磁盘光盘磁带速度速度容量容量 价格价格 位位CPUCPU主主机机9第5章 微机的存储系统5.1 存储器概述n5.1.3 存储系统的概念存储系统由存放程序和数据的各类存储设备及相关软件构成。高速缓存的引入，把慢速的内存当高速内存来使用。虚拟存储器技术是在内存与外存之间引入相应的硬件和软件，把大容量的外存当大容量的内存来使用。分级存储器结构示意图CPU内部寄存器高速缓冲存储器(Cache)内存储器外存储器容量增速度、位价格减10第5章 微机的存储系统n5.1 存储器概述n5.2 半导体存储器的基本知识n5.3 微机系统中的主存储器组织n5.4 高速缓冲存储器n5.5 辅助存储器11第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.1 半导体存储器的特点速度快，存取时间可达到纳秒(ns)级高度集成化，不仅存储单元所占的空间小，而且译码电路和数据缓冲寄存器以及存储单元都集成在一个芯片中，体积特别小功耗低，一般为几十毫瓦(mW)12第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB13第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB位片结构组成存储单元的存储元只有一位，译码选中一个存储单元时只能进行一位信息的读写，即字长等于1位。字片结构字长大于1位，可以为4位或8位等。存储芯片的容量一般用字数字长表示。如：1K1位、1288位SRAM常采用字片结构，DRAM常采用位片结构。14第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB地址锁存器的作用是保存CPU输入的地址信息，以等待译码电路选择存储单元。15第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB译码器将地址码转换成译码器输出线上相应的有效电平，表示选中某一存储单元，并由驱动器提供驱动电流去驱动相应的读写电路，完成被选中单元的读写操作。译码驱动方式有两种：一维地址译码、二维地址译码。16第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构一维地址译码每个存储单元连在一条字线上，由地址译码器驱动字线。缺点：当地址线增加时，译码器的复杂度按2n增加。17第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构二维地址译码把n位地址分成大致相等的两段，一段用于水平方向作X地址线，另一段用于垂直方向作Y地址线，存储单元的地址由X和Y两个方向的地址来决定。18第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB包括读出放大器、写入电路和读写控制电路，用以完成被选中存储单元中各位的读出和写入操作。19第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.2 半导体存储器芯片的结构地址译码和驱动I/O控制电路地址锁存存储体读写控制ABCBDB控制逻辑接收CPU送来的启动、读、写及清除命令，经控制电路处理后，由控制逻辑产生一组时序信号来控制存储器的读出和写入操作。20第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片SRAM 引脚特点地址线 An 接 CPU 的地址总线 AB数据线 Dm 接 CPU 的数据总线 DB 片选线/CE（/CS）由 CPU 的 AB 线译码产生 读写线/OE、/WE 由 CPU 的控制线/RD、/WR控制ABDBVCCGND/RD/WR/OE/WE/CSA0AnD0Dm译码电路译码电路译码电路译码电路21第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片1.SRAM存储芯片Intel 2114 1K4bit的SRAM存储器芯片 VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4输入数据控制行选择6464存储矩阵列I/O电路列选择A0A2A1A9A6A5A4A3A0A1A2GNDCSWECSWEVccA7A8A9I/O1I/O2I/O3I/O4123456789181716151413121110（b）Intel 2114的外部引脚 （a）Intel 2114的内部结构 22第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片2.SRAM存储芯片Intel 6264 8K8bit低功耗CMOS SRAM A0A1A2A10Y译码存储体存储体控制逻辑X译码A3A9A11A12I/O缓冲D0D7VCCCS2A8A9A10A112728262524232221201918171615D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND21345678910111213146264（b）外部引脚图（a）内部结构 23第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片2.SRAM存储芯片Intel 6264 8K8bit低功耗CMOS SRAM提供两条片选线是为了应用时控制方式多样读写线为两条是为不同CPU服务/CS1接低、接低、CS2控制控制/CS1CS2GND62646264CS2接高、接高、/CS1控制控制/CS1CS2VCC62646264 8086CPU8086CPU 6264SRAM6264SRAM读读读读:/RD=L,/WR=H;/WE=H,/OE=L:/RD=L,/WR=H;/WE=H,/OE=L写写写写:/RD=H,/WR=L;/WE=L,/OE=H:/RD=H,/WR=L;/WE=L,/OE=H8086CPU与与6264SRAM的接线图的接线图/WE/OE8086808662646264/WR/RD6805CPU6805CPU6264SRAM6264SRAM读读读读:R/W=H;/WE=H,/OE=L:R/W=H;/WE=H,/OE=L写写写写:R/W=L;/WE=L,/OE=L:R/W=L;/WE=L,/OE=LMOTOROLA6805CPU与与6264SRAM接线图接线图R/W/WE/OEGNDGND6805680562646264/CS1CS2/OE/WED0 D7HHXX高阻LHLH数据输出（读有效）LHHL数据输入（写有效）LHLL数据输入（写有效）24第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片3.DRAM存储芯片Intel 4164 64K1bit的DRAM存储器芯片（a）Intel4164的内部结构（b）Intel4164的外部引脚25第5章 微机的存储系统5.2 半导体存储器的基本知识n5.2.3 典型芯片4.EPROM存储芯片Intel 2716 2K8bitGNDVCCGNDVPPO0O7数据输出输出缓冲Y门16Kbit存储矩阵输出允许片选和编程逻辑Y译码X译码A0A10地址输入O2O1O0A0A1A2A3A4A5A6A7111098765432112141516171819202122232413O4O5O6O7A10VPPA9A8VCCO3Intel 2716存储器芯片的内部结构框图及外部引脚26第5章 微机的存储系统n5.1 存储器概述n5.2 半导体存储器的基本知识n5.3 微机系统中的主存储器组织n5.4 高速缓冲存储器n5.5 辅助存储器27第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即：总片数=总容量/单个芯片容量例如:存储器容量为8K8bit，若选用2114芯片(1K4bit)，则需要(8K8bit)/(1K4bit)=82(片)存储器扩展技术有位扩展、字扩展和位字同时扩展三种。28第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展位扩展：因每个字的位扩展：因每个字的位数不够位数不够而扩展数据输出线的数目；而扩展数据输出线的数目；字扩展：因总的字扩展：因总的字数不够字数不够而扩展地址输入线数目，也称为而扩展地址输入线数目，也称为地址扩展；地址扩展；存储芯片存储模块存储体进行位扩展,以实现按字节编址的结构进行字扩展,以满足总容量的要求29第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展位扩展例如：用64K1bit的存储器芯片组成64K8bit的存储器，所需芯片数为 (64K8bit)/(64K1bit)=8(片)A08A07A06A05A04A03A02A01A15I/O64K1bitI/OI/OI/OI/OI/OI/OI/OA15A0D7D0等效为64K8bit芯片组D0D7数据总线地址总线A0A1530第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展字扩展例如：用8K8bit的SRAM组成64K8bit的存储器，所需芯片数为 (64K8bit)/(8K8bit)=8(片)D0D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS3-8译译码码器器Y0Y1Y7A13A14A15A0A12R/W64K*8A0A15D0D7R/WCS等效为等效为31第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展字扩展例如：用8K8bit的SRAM组成64K8bit的存储器，所需芯片数为 (64K8bit)/(8K8bit)=8(片)芯片芯片A15 A13A12A0地 址 范 围（空间）1#000000011110000H1FFFH2#001000011112000H3FFFH3#010000011114000H5FFFH4#011000011116000H7FFFH5#100000011118000H9FFFH6#10100001111A000HBFFFH7#11000001111C000HDFFFH8#11100001111E000HFFFFH32第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术1.存储器容量的扩展字和位同时扩展例如：用16K4bit的SRAM组成64K8bit的存储器，所需芯片数为(64K8bit)/(16K4bit)=42(片)D7D4D3D016K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit译码器A14A15A13A033第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选CPU要实现对存储单元的访问，首先要选中存储芯片，即进行片选；然后再从选中的芯片中依据地址码选择出相应的存储单元，以进行数据存取，这称为字选。地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L2N。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常M/IO信号也参与片选译码。34第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选例如：设某系统地址总线宽度为20bit，数据总线宽度为8bit。现采用8K8芯片实现32KB扩展存储器。扩展存储器共需要8K8的存储芯片数量N(32K8)/(8K8)=41片数据线：芯片数据线互连后与系统数据线连接；读写控制线：所有芯片的读/写线分别互连后与系统相连；低位地址线：8K容量的存储芯片需要13根地址线进行字选，所有芯片地址线互连后与系统的低13位地址线（A0-A12）连接；高位地址线：剩余的7根系统地址线（A13-A19）可用于产生所需的4根片选线；35第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选常用的片选控制译码方法有线性选择法、译码法（部分译码法、全译码法）等。线性选择法CPU的某条片选地址线直接接存储器芯片的片选端部分译码法CPU的部分片选地址线参加译码输出控制片选端全译码法CPU的全部片选地址线参加译码输出控制片选端地址信号地址信号不完全确不完全确定，所以定，所以存在地址存在地址重叠问题，重叠问题，浪费寻址浪费寻址空间，并空间，并可能导致可能导致误操作误操作36第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线性选择法(线选法)。37第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16A13不能同时为有效低电平；因为最高段地址信号(A19A17)不参与译码，存在地址重叠问题；A13A16A14A15R/WD0D7A0A128K*8D078K*8D078K*8D07CS18K*8D0738第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法例:由Z80CPU与1KBROM、1KBRAM构成的计算机系统方框图如下，用线性选择法求出ROM、RAM在内存储器系统中的地址范围DBA12A11Z80CPUAB1KBRAM/CE1KBROM/CEA0A9D0D739第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法例:由Z80CPU与1KBROM、1KBRAM构成的计算机系统方框图如下，用线性选择法求出ROM、RAM在内存储器系统中的地址范围芯片存储量与片内地址、数据线ROM 存储量1KB，地址线A0A9、数据线D0D7RAM 存储量1KB，地址线A0A9、数据线D0D7存储器芯片与 CPU 的片选地址线A11 控制ROM芯片的片选端CEA12 控制RAM芯片的片选端CE其余地址线未用40第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法例:由Z80CPU与1KBROM、1KBRAM构成的计算机系统方框图如下，用线性选择法求出ROM、RAM在内存储器系统中的地址范围1KB RAM芯片存储范围图当A15、A14、A13、A10=0000时，1KB RAM存储范围为0800H 0BFFH当A15、A14、A13、A10=1111时，1KB RAM存储范围为EC00H EFFFH 由于有 4 条地址线未参加译码,每个存储单元的地址重码24=16个 A15 A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX01X0000000000XXX01X111111111141第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法例:由Z80CPU与1KBROM、1KBRAM构成的计算机系统方框图如下，用线性选择法求出ROM、RAM在内存储器系统中的地址范围1KB ROM芯片存储范围图当A15、A14、A13、A10=0000时，1KB ROM存储范围为1000H 13FFH当A15、A14、A13、A10=1111时，1KB ROM存储范围为F400H F7FFH 由于有 4 条地址线未参加译码,每个存储单元的地址重码24=16个 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXX10X0000000000XXX10X111111111142第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选线选法优点无存储器芯片片选译码器硬件电路简单缺点较多使用片选地址线各存储芯片地址范围不连续仅用部分片选地地线，存储单元有重复地址不能扩展内存储器43第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法用高位地址中的一部分地址进行译码产生片选信号。8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4译码器A0A12A13A14Y0Y1Y3.44第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法共占用25组地址造成地址空间的重叠芯片A19 A15A14A13A12 A0地址空间（顺序方式）00000000000000000000 111111111111100000H01FFFH11000C0000HC1FFFH11111F8000HF9FFFH0111000C2000HC3FFFH1011000C4000HC5FFFH1111000C6000HC7FFFH45第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法46第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法例:由Z80CPU与1KB ROM、1KB RAM构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM在内存储器系统中的地址范围。DBA10Z80CPUAB译译码码器器1KBROM/CE1KBRAM/CE47第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法例:由Z80CPU与1KB ROM、1KB RAM构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM在内存储器系统中的地址范围。芯片存储量与片内地址、数据线nROM、RAM 存储量1KB，地址线A0 A9、数据线D0 D7内存储器容量与 CPU 地址线n存储量2KB 需要11条 CPU 地址线 n地址线 A0 A9 为存储芯片的片内地址线n地址线 A10为部分片选地址线48第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法例:由Z80CPU与1KB ROM、1KB RAM构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM在内存储器系统中的地址范围。1KB ROM芯片存储范围图当A15、A14、A13、A12、A11=00000时，1KB ROM存储范围为0000H 03FFH当A15、A14、A13、A12、A11=11111时，1KB ROM存储范围为F800H FBFFH 由于A11 A15共5条地址线未参加译码,每个存储单元的地址重码25=32个A15 A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX00000000000XXXXX0111111111149第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法例:由Z80CPU与1KB ROM、1KB RAM构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM在内存储器系统中的地址范围。1KB RAM芯片存储范围图当A15、A14、A13、A12、A11=00000时，1KB RAM存储范围为0400H 07FFH当A15、A14、A13、A12、A11=11111时，1KB RAM存储范围为FC00H FFFFH 由于A11 A15共5条地址线未参加译码,每个存储单元的地址重码25=32个A15 A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXX10000000000XXXXX1111111111150第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法例:由Z80CPU与1KB ROM、1KB RAM构成的计算机系统方框图如下，用部分译码法，求出ROM、RAM在内存储器系统中的地址范围。问:若选择A11作译码输入1KB ROM芯片存储范围图范围为0000H 03FFH1KB RAM芯片存储范围图范围为0800H 0BFFHA15 A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX1X0000000000XXXX1X1111111111A15 A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXX0X0000000000XXXX0X111111111151第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选部分译码法优点仅用存储系统所需的最少片选地址线最小的译码器电路缺点若合理选用片选地址线，存储芯片地址范围连续若错误选用片选地址线，存储芯片地址范围不连续仅用部分片选地址线，存储单元有重复地址不能扩展内存储器52第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选全译码法用全部的高位地址进行译码产生片选信号。8KB(2)CS8KB(1)CS8KB(4)CS译码器译码器A0A12A13A19Y0Y1Y3.53第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选全译码法全译码法构成的8K8bit存储器的连接图54第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选全译码法芯片A19A13A12A11A10A0地 址 范 围（空间）1#0000000000000000000H007FFH111112#0000000010000000800H00FFFH111113#0000000100000001000H017FFH111114#0000000110000001800H01FFFH1111155第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选全译码法全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：从该表中可以看出：低位地址线A12A0应直接接在存储芯片上，寻址片内8K单元；次高位地址线A14A13译码后产生片选信号区分4个存储芯片；最高位地址线A19A15及控制信号M/(/IO)可用作片选信号有效的使能控制。芯 片A19 A15 A14A13A12A0地址空间（顺序方式）110000000000000000001111111111111C0000HC1FFFH1100001C2000HC3FFFH1100010C4000HC5FFFH1100011C6000HC7FFFH56符合要求的全译码电路符合要求的全译码电路1 1D0D7A0A128K*8D078K*8D078K*8D07CS18K*8D07用门电路完成片选译码电路用门电路完成片选译码电路结构看起来比较复杂。结构看起来比较复杂。R/WM/IOA19A18A17A16A15A14A1357符合要求的全译码电路符合要求的全译码电路2 2用译码器代替门电路完成片用译码器代替门电路完成片选译码，电路工作稳定，结选译码，电路工作稳定，结构简练。构简练。M/IOA19A18A17A16A15A14A1324译码器译码器CSR/WD0D7A0A128K*8D078K*8D078K*8D07CS18K*8D0758第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.1 存储器的扩展技术2.存储器芯片的地址分配和片选全译码法全译码法中的译码芯片定义：有N条输入线，则有2N条输出线，且输出线中仅1线为H(L)其余为L(H)。类型：1 2 译码器，74LS04（反相器）2 4 译码器，74LS139 3 8 译码器，74LS138 4 16 译码器，74LS15459第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.2 主存储器的接口技术1.CPU与SRAM、ROM的连接 在微型计算机系统中，CPU对存储器进行读/写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接实质上就是存储器与系统总线的连接，包括：l地址总线的连接l数据总线的连接l控制总线的连接60第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.2 主存储器的接口技术1.CPU与SRAM、ROM的连接 在连接中需要考虑的问题如下：l总线的负载能力。在设计CPU芯片时，一般考虑其输出线的直流负载能力为带一个TTL负载。lCPU的时序和存储器的存取速度之间的配合问题。l存储器的地址分配和片选问题。l控制信号的连接。61第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.2 主存储器的接口技术2.CPU与DRAM的连接 DRAM与CPU的连接较复杂，要增加多路转换器和刷新控制部分DRAM芯片的地址是分行、分列、分时输入的DRAM有刷新要求刷新时钟刷新控制多路控制行/列多路器刷新多路器刷新计数器CPUDBRA7RA0A15A8A7A0MA7MA0A7.A0DRAM芯片（组）A15A0典型的DRAM与CPU连接电路62第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织1.8位存储器接口 如果数据总线为8位，而主存按字节编址，则匹配关系比较简单。对于8位（或准16位）微处理器，典型的时序安排是占用4个CPU时钟周期，称为T1T4，构成一个总线周期，一个总线周期中读/写一个8位数据。8位微处理器8088提供读选通、写选通和IO等控制信号去控制存储器系统的读/写操作。63第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织2.16位存储器接口 对于16位的微处理器8086（或80286），数据总线的宽度为16位，因此在一个总线周期内可读/写两个字节，即先送出偶地址，然后同时读/写这个偶地址单元和随后的奇地址单元的内容，用低8位数据总线传送偶地址单元的数据，用高8位数据总线传送奇地址单元的数据，这样读/写的字（16位）被称为规则字。如果读/写的是非规则字，即从奇地址单元开始的字，这时需要安排两个总线周期才能实现。64第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织2.16位存储器接口 8086的存储器组织A0特 征00规则字传送10在数据总线的低8位进行字节传送01在数据总线的高8位进行字节传送11不用65第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织2.16位存储器接口（c）规则字传送 A19A1D7D0D15D8=0A0=0XX+1X+1A19A1D7D0D15D8=1A0=0（a）偶地址字节传送XXA0=1A19A1 =0（b）奇地址字节传送D15D8D7D0X+166第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织2.16位存储器接口 X+3X+2（d）奇地址字（低字节）传送 A0=1A19A1D15D8D7D0 =0 XX+1X+3X+2（e）奇地址字（高字节）传送 A0=0A19A1D15D8D7D0 =1 XX+167第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织3.32位存储器接口 32位微处理器的存储器系统由4个存储体组成，存储体选择通过选择信号实现。如果要传送一个32位数，那么4个存储体都被选中；若要传送一个16位数，则有2个存储体被选中；若传送的是8位数，则只有一个存储体被选中。32位微处理器的存储器组织32位微处理器的写选通信号68第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.3 PC系列微机的主存储器组织4.64位存储器接口 64位微处理器的存储系统由8个存储体组成，存储体选择通过选择信号实现。如果要传送一个64位数，那么8个存储体都被选中；如果要传送一个32位数，那么有4个存储体被选中；若要传送一个16位数，则有2个存储体被选中；若传送的是8位数，则只有一个存储体被选中。69第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.4 DRAM内存条简介在PC中通常是把若干个DRAM芯片焊接在一定规格的印制电路板（PCB）上，组成一个插件模块，PC主板上有相应的插座，便于扩充存储容量和更换模块，这种插件模块称为内存条。根据内存条上的引脚多少，可以把内存条分为30线、72线、168线等几种。30线与72线的内存条又称为单列存储器模块SIMM(Single in Line Memory Module)，一种两侧都提供相同信号的内存结构，这样的内存要成对安装才能使用。168线的内存条又称为双列存储器模块DIMM(Double in Line Memory Module)。70第5章 微机的存储系统5.3 微机系统中的主存储器组织n5.3.4 DRAM内存条简介根据内存条上使用的存储芯片的不同，内存条可分为：EDO（Extened Data Output）RAM扩充数据输出随机存储器。SDRAM（Synchronous Dynamic Random Access Memory）同步动态随机存储器。DDR（Double Data Rate）SDRAM双倍数据传输的SDRAM。DDR2（Double Data Rate 2）SDRAM。DDR3（Double Data Rate 3）SDRAM。71第5章 微机的存储系统n5.1 存储器概述n5.2 半导体存储器的基本知识n5.3 微机系统中的主存储器组织n5.4 高速缓冲存储器n5.5 辅助存储器72第5章 微机的存储系统5.4 高速缓冲存储器n5.4.1 Cache的工作原理Cache是为了把由DRAM组成的大容量内存储器都看作是高速存储器而设置的小容量局部存储器,一般由高速SRAM构成。Cache的有效性是利用了程序对存储器的访问在时间上和空间上所具有的局部区域性。缓存CPU主存容量小速度高容量大速度低解决了速度与成本的矛盾73第5章 微机的存储系统5.4 高速缓冲存储器n5.4.1 Cache的工作原理74第5章 微机的存储系统5.4 高速缓冲存储器n5.4.1 Cache的工作原理主存和缓存按块存储主存和缓存按块存储 块的大小相同块的大小相同B 为块长为块长主存块号主存储器012m1字块 0字块 1字块 M1主存块号块内地址m位b位n位M块B个字缓存块号块内地址c位b位C块B个字字块 0字块 1字块 C1012c1标记Cache缓存块号75第5章 微机的存储系统5.4 高速缓冲存储器n5.4.1 Cache的工作原理访问的数据在Cache中的次数(即命中的次数)与总的访问次数之比称为命中率。影响命中率的因素：Cache的容量Cache块的划分Cache块与主存块之间的映射关系 一般Cache与内存的空间比为 4：1000命中率76第5章 微机的存储系统5.4 高速缓冲存储器n5.4.2 主存与Cache的地址映射方式为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，这一过程称为地址映射。从原理上，可以把映像关系分为三种方式：直接映射方式